👢 🆕 ㊗️ अनुकूलन के बिना Redd सिंथेसाइज्ड प्रोसेसर के लिए एक प्रोग्राम में तेजी लाना: एक घड़ी की जगह 🖱️ 👩🏽‍🎤 😕

अब तक, हम इस विषय पर चर्चा कर रहे हैं कि कुछ गहन तरीकों का उपयोग करके सिस्टम की गति को कैसे बढ़ाया जाए। लेकिन वास्तव में, व्यापक तरीके हैं। अब हम 50 मेगाहर्ट्ज की एक घड़ी की आवृत्ति पर काम कर रहे हैं, जो विश्वविद्यालय के कार्यक्रम के लिए सेट से एक घटक के उपयोग से जुड़ा है (और इसके बिना एसडीआरएएम को देखना असंभव है, जिसके लिए माइक्रोक्रिसिट पर जाने वाले घड़ी के दालों को मुख्य के सापेक्ष स्थानांतरित किया गया है)। जब मैंने इस घटक को खेल में पेश किया, तो मैंने चेतावनी दी कि यह समाधान अस्थायी है। तब मैंने पाठक पर इतनी नई जानकारी डंप की कि किसी भी अतिरिक्त थकावट का कारण बन सकता है: "ठीक है, ये FPGAs, सब कुछ यहाँ बहुत जटिल है!" अब हम पहले से ही आसानी से और स्वाभाविक रूप से प्रोसेसर सिस्टम का निर्माण कर रहे हैं, सभी भयानक चीजें हमारे पीछे हैं। यह पता लगाने का समय है कि आप अपने स्वयं के घटक कैसे बना सकते हैं, जो आपको प्रोसेसर और इससे जुड़े बाह्य उपकरणों की घड़ी की आवृत्ति बढ़ाने की अनुमति देता है।

श्रृंखला में पिछले लेख:

थोड़ा सैद्धांतिक तर्क

आइए अनुमान लगाते हैं कि हमारे सभी लोहे की क्लॉकिंग के लिए हम किस आवृत्ति को दर्द रहित तरीके से सेट कर सकते हैं। परिसर में प्रयुक्त एसडीआरएएम चिप 133 मेगाहर्ट्ज की एक सीमा आवृत्ति की अनुमति देता है। प्रोसेसर घड़ी की गति के लिए, Nios II प्रदर्शन बेंचमार्क देखें । वहाँ, हमारे FPGA चक्रवात IV E के लिए, 160 MHz की Nios II / f कोर आवृत्ति की गारंटी है। मैं सिस्टम से सभी रसों को निचोड़ने का समर्थक नहीं हूं, इसलिए हम 100 मेगाहर्ट्ज की आवृत्ति पर काम करने के बारे में बात करेंगे।

सच कहूं तो, मैं अभी भी धारा 32.7 में दी गई घड़ी की आवृत्ति की गणना के लिए कार्यप्रणाली से प्रेरित नहीं हूं । एंबेडेड पेरिफेरल आईपी यूजर गाइड की घड़ी, पीएलएल और टाइमिंग विचार , लेकिन ऐसा लगता है कि मैं अकेला नहीं हूं। कम से कम, नेट पर एक लंबी खोज ने मुझे उन लेखों तक नहीं पहुंचाया जिनमें किसी भी तरह से गणना की जाएगी, लेकिन मुख्य दस्तावेज़ (उसी 50 मेगाहर्ट्ज) में दी गई आवृत्ति के लिए नहीं।

एक दिलचस्प लेख है जिसमें मैं एक सीधा लिंक www.emb4fun.de/fpga/nutos1/index.html दूंगा । कोई इसे संदर्भित कर सकता है और कह सकता है "चलो लेखक के रूप में करते हैं", यदि एक के लिए नहीं "लेकिन": इस लेख के लेखक PLL ब्लॉक का उपयोग करता है (रूसी में - PLL, और घरेलू स्तर पर - एक आवृत्ति कनवर्टर), सम्मिलित करना VHDL में इसका अपना कोड है। मैं, जैसा कि पहले ही मजेदार क्वार्टरसेल के बारे में लेख में कहा गया है, विचारधारा का पालन करता है कि प्रोसेसर सिस्टम परियोजना पदानुक्रम के शीर्ष स्तर पर होना चाहिए। किसी भी भाषा में किसी भी प्रविष्टि की आवश्यकता नहीं है, चाहे वह वीएचडीएल हो या वेरिलॉग। हाल ही में, मेरे इस दृष्टिकोण को एक और पुष्टि मिली है: हमारे पास एक नया कर्मचारी है, एक छात्र जो अभी तक वेरिलॉग नहीं बोलता है, लेकिन रेड कॉम्प्लेक्स के लिए महान कोड करता है, क्योंकि चुने हुए दृष्टिकोण से यह अनुमति देता है।

यह पता चला है कि हम केवल एक आधार के रूप में लेते हैं कि सब कुछ लेखक के लिए शून्य से 54 डिग्री की बदलाव के साथ काम करता है (लेख में किस तरह की डिग्री का वर्णन किया गया है, जिस लिंक को मैंने ऊपर पैराग्राफ दिया था)।

अगला, एक और दिलचस्प लेख पर ध्यान दें asral.unimap.edu.my/wp-content/uploads/2019/07/2019_IJEECS_Chan_Implementation-Camera-System.pdf । माइनस 65 डिग्री की पारी में लेखकों के लिए सब कुछ काम करता है।

आइए इस सीमा से मूल्य का उपयोग करके हमारे सिस्टम को बनाने का प्रयास करें। यदि रैम के दैनिक परीक्षण के दौरान एक भी खराबी नहीं है, तो हम इस मूल्य को मुकाबला के रूप में छोड़ देंगे। हमारे पास अधिकार है, क्योंकि Redd के लिए विकसित "फर्मवेयर" ग्राहकों के पास नहीं जाएगा, लेकिन आंतरिक आवश्यकताओं के लिए और टुकड़ा मात्रा में उपयोग किया जाएगा। यदि कुछ भी हो, तो अनावश्यक कठिनाइयों के बिना सबकुछ ठीक करना हमेशा संभव होगा (बिकने वाले हजारों उपकरणों में "फर्मवेयर" को अपडेट करने के लिए आवश्यक है, और बस दूरस्थ ग्राहक पर)।

हार्डवेयर कॉन्फ़िगरेशन का नया टुकड़ा

किसी कारण के लिए, यह मुझे लगता है कि इस लेख के लिए प्रोसेसर प्रणाली पुराने से रीमेक की तुलना में खरोंच से करना आसान है। बस "ट्विस्ट, ट्विस्ट, कन्फ्यूज करना चाहते हैं" प्रक्रिया को प्रदर्शित करने के लिए, पिछले लेखों का लगातार जिक्र करते हुए, मैं इसे बहुत पहले से फिर से दिखाऊंगा। उसी समय, हम सामग्री को ठीक करते हैं। तो, चलिए शुरू करते हैं।

बहुत शुरुआत में, हमें पूरी तरह से खाली सिस्टम दिखाया गया है जिसमें केवल एक घड़ी और रीसेट सिग्नल स्रोत है।

आमतौर पर मैं वहां कुछ भी नहीं बदलता, लेकिन आज मैं एक अपवाद करूंगा। मैं रीसेट सर्किट से विचलित नहीं होना चाहता, क्योंकि हम अभी भी डिबगर के नीचे से काम करेंगे। इसलिए, मैं रीसेट स्थिति को स्तर से नकारात्मक अंतर पर स्विच करूंगा, और पैर खुद बाद में शून्य हो जाएगा।

लेकिन यहां घड़ी संकेत में 50 मेगाहर्ट्ज की आवृत्ति होती है (यह आवृत्ति बोर्ड को मिलाए गए जनरेटर की विशेषताओं द्वारा निर्धारित की जाती है)। उपरोक्त लेखों में से पहले में, मुख्य परियोजना में जोड़े गए PLL ब्लॉक का उपयोग किया गया था। हम इसे यहाँ कहाँ मिलता है? और यहाँ वह है!

यह वही ब्लॉक है, लेकिन यहां हमें वेरिलॉग या वीएचडीएल में किसी भी कोड को एम्बेड करने की आवश्यकता नहीं है। हमारे लिए सब कुछ पहले से ही डाला हुआ है! सच है, विभिन्न प्रकार के FPGAs के लिए सेटिंग पूरी तरह से थोड़ा अधिक भिन्न होती है। अधिक सटीक रूप से, ट्यूनेबल पैरामीटर कमोबेश समान हैं, लेकिन वे कॉन्फ़िगरेशन संवादों में मौलिक रूप से अलग-अलग स्थानों पर स्थित हैं। चूंकि चक्रवात IV ई FPGA का उपयोग रेड कॉम्प्लेक्स में किया जाता है, हम इस विकल्प के विन्यास पर विचार करेंगे।

पहले टैब पर, इनपुट आवृत्ति को 50 मेगाहर्ट्ज से बदलें (डिफ़ॉल्ट रूप से यह 100 था) और अगले टैब पर जाएं (अगला क्लिक करें, चक्रवात IV ई के लिए हमें यह कई बार करना होगा)।

अतिरिक्त इनपुट और आउटपुट को अनचेक करें। हमें उनकी आवश्यकता नहीं है:

हम अगले कुछ टैब को छोड़ देते हैं जब तक कि हम आउटपुट C0 को सेट नहीं कर लेते। वहां हम आवृत्ति सेट करने के लिए रेडियो बटन को स्विच करते हैं और 100 मेगाहर्ट्ज का मान दर्ज करते हैं:

C1 के साथ, चीजें थोड़ी अधिक जटिल हैं। सबसे पहले, यह कहते हुए चेकबॉक्स का चयन करें कि इसका उपयोग भी किया जाना चाहिए। दूसरे, हम इसी तरह 100 मेगाहर्ट्ज की आवृत्ति निर्धारित करते हैं। खैर, और तीसरी बात, हम फ्रिक्वेंसी शिफ्ट सेट करते हैं। किससे पूछूं? माइनस 58 या माइनस 65? बेशक, मैंने दोनों विकल्पों की कोशिश की। दोनों ने मुझे कमाया है। लेकिन विषय माइनस 58 पर तर्क थोड़ा कम आश्वस्त होता है, इसलिए यहां मैं मान माइनस 65 डिग्री दर्ज करने की सिफारिश करूंगा (जबकि स्वचालन मुझे बताएगा कि प्राप्त वास्तविक मूल्य माइनस 63 डिग्री होगा)।

खैर, यह बात है। अब आप अगले बटन के माध्यम से अंत तक जा सकते हैं, या आप केवल समाप्त पर क्लिक कर सकते हैं। हम इनपुट्स inclk_interface और inclk_interface_reset कनेक्ट करते हैं। आउटपुट c0 का उपयोग संपूर्ण सिस्टम के लिए एक घड़ी के रूप में किया जाएगा। आउटपुट c1 को sdram चिप को देखने के लिए निर्यात किया जाता है । भविष्य में, आपको डेटा बस को pll_slave इनपुट से कनेक्ट करने के लिए याद रखना होगा। चक्रवात V के लिए, यह आवश्यक नहीं होगा।

अन्य हार्डवेयर भागों, विशुद्ध रूप से सामग्री फिक्सिंग के लिए

एक प्रोसेसर कोर जोड़ें। आज, हमारा एसडीआरएएम परीक्षण के अधीन होगा। तो, कोड में स्थित नहीं होना चाहिए। और यह बदले में, इसका मतलब है कि सभी कोड FPGA के आंतरिक रैम में स्थित होंगे। यही है, हमें अनुदेश कैश की आवश्यकता नहीं है। FPGA मेमोरी को सहेजते हुए इसे बंद करें। हम निर्देशों और डेटा की एक अत्यधिक कनेक्टेड बस को भी जोड़ते हैं। प्रोसेसर कोर के लिए और अधिक दिलचस्प सेटिंग्स की आवश्यकता नहीं है।

हाथ की सामान्य गति के साथ, आंतरिक RAM FPGA के दो ब्लॉक जोड़ें। एक दोहरी पोर्ट है जिसमें 16 किलोबाइट की क्षमता है और एक एकल पोर्ट है जिसमें 4 किलोबाइट की क्षमता है। उन्हें कैसे नाम देना है और कैसे कनेक्ट करना है, मुझे उम्मीद है कि सभी को याद होगा। पिछली बार मुझे फूलों के साथ टायरों को उजागर करना पसंद था, शायद पढ़ने में आसानी के लिए, मैं इस लेख में ऐसा करूंगा।

इन मेमोरी ब्लॉकों को व्यक्तिगत सीमा में विशेष पते निर्दिष्ट करना और उन्हें लॉक करना न भूलें। बता दें कि CodeMemory को 0x20000000 और DataMemory को 0x20004000 में असाइन किया गया है।

ठीक है, चलो सिस्टम में एक SDRAM ब्लॉक जोड़ते हैं, इसे स्थापित करते हैं, साथ ही संदेश प्रदर्शित करने के लिए JTAG- UART ब्लॉक और एक सिंगल-बिट GPIO , जिस पर हम वास्तविक आवृत्ति को मापेंगे ताकि यह बढ़ सके। संदर्भ के लिए, यहां कुछ गैर-स्पष्ट सेटिंग हैं:

कुल मिलाकर, हमें ऐसी प्रणाली मिलती है (मैंने डेटा बस पर प्रकाश डाला, क्योंकि यह सभी बाहरी उपकरणों पर स्कैन करता है):

हम वैक्टर को प्रोसेसर को असाइन करते हैं, स्वचालित रूप से पते को असाइन करते हैं, स्वचालित रूप से जनरेटिंग सिस्टम को इंटरप्ट नंबर असाइन करते हैं।

हम सिस्टम को प्रोजेक्ट से कनेक्ट करते हैं, एक असेंबली असेंबली करते हैं, लेग नंबर असाइन करते हैं, और इस बार हम वर्चुअल को न केवल CKE बनाते हैं, बल्कि reset_n (यह कैसे किया जाता है, मैंने पिछले लेखों में से एक में बताया था, वहां वर्चुअल पिन देखें)। हम अंतिम विधानसभा बनाते हैं, एफपीजीए में उपकरण भरते हैं। वह सब है। हमने उपकरण समाप्त कर लिए हैं, सॉफ़्टवेयर भाग पर जाएँ।

हमने अपने पर्यावरण के लिए बसपा की स्थापना की

बदलाव के लिए, आइए हैलो वर्ल्ड स्मॉल के नहीं , बल्कि मेमोरी टेस्ट स्मॉल के टेम्प्लेट पर आधारित प्रोजेक्ट बनाएं:

जब यह बनाया गया था, तो बीएसपी संपादक पर जाएं। हमेशा की तरह, हम जो पहली चीज़ करते हैं, वह SysID चेक को बंद कर देता है और C ++ के उपयोग की अनुमति देता है (हालांकि इस बार मैंने फ़ाइल प्रकार नहीं बदला, लेकिन यह मेरे लिए पहले से ही एक आदत है):

लेकिन सबसे महत्वपूर्ण बात हमें लिंकर स्क्रिप्ट टैब पर ठीक करना होगा। स्वचालन ने माना कि निर्देश बस केवल कोडमेरी को जाता है, इसलिए उसने कोडमेमरी में कोड (जिसे .text ) कहा जाता है, का एक भाग रखा। लेकिन हमारी देखभाल करते हुए, उसने सबसे बड़ा डेटा क्षेत्र में सब कुछ रखा, जो एसडीआरएएम में स्थित है। उसे कैसे पता चला कि हम निर्दयता से इस स्मृति को मिटा देंगे?

हमें मैन्युअल रूप से लाइन से लाइन करना होगा, इस क्षेत्र को डेटामेरी के साथ बदलें (चयन सूचियां वहां दिखाई देंगी, चयन को फिर से व्यवस्थित किया जाना चाहिए)। हमें यह चित्र प्राप्त करना चाहिए:

कार्यक्रम प्रयोग

हम संपादक से बाहर निकलते हैं, बीएसपी उत्पन्न करते हैं, डिबगिंग के लिए कार्यक्रम चलाने की कोशिश करते हैं। हम निम्नलिखित पाठ प्राप्त करते हैं:

यदि मैं Enter दबाता हूं, तो मैं सफल नहीं हुआ हूं। मैंने कुछ दर्ज किया (हाँ एक स्थान भी) और फिर Enter दबाया। फिर उन्होंने मुझसे पूछा:

घंटे दर घंटे आसान नहीं है। और क्या पता दर्ज करें? आप प्लेटफ़ॉर्म डिज़ाइनर खोल सकते हैं और वहां मूल्य देख सकते हैं। लेकिन मैं आमतौर पर सार्वभौमिक संदर्भ फ़ाइल system.h में देखता हूं (मेरी परियोजना के लिए पूर्ण पथ C: \ Work \ CachePlay5 \ software \ MemoryTest_bsp \ system.h) है। वहाँ हम दो लाइनों में रुचि रखते हैं:

एक ही पाठ

#define ALT_MODULE_CLASS_new_sdram_controller_0 altera_avalon_new_sdram_controller #define NEW_SDRAM_CONTROLLER_0_BASE 0x0 #define NEW_SDRAM_CONTROLLER_0_CAS_LATENCY 3 #define NEW_SDRAM_CONTROLLER_0_CONTENTS_INFO #define NEW_SDRAM_CONTROLLER_0_INIT_NOP_DELAY 0.0 #define NEW_SDRAM_CONTROLLER_0_INIT_REFRESH_COMMANDS 2 #define NEW_SDRAM_CONTROLLER_0_IRQ -1 #define NEW_SDRAM_CONTROLLER_0_IRQ_INTERRUPT_CONTROLLER_ID -1 #define NEW_SDRAM_CONTROLLER_0_IS_INITIALIZED 1 #define NEW_SDRAM_CONTROLLER_0_NAME "/dev/new_sdram_controller_0" #define NEW_SDRAM_CONTROLLER_0_POWERUP_DELAY 100.0 #define NEW_SDRAM_CONTROLLER_0_REFRESH_PERIOD 15.625 #define NEW_SDRAM_CONTROLLER_0_REGISTER_DATA_IN 1 #define NEW_SDRAM_CONTROLLER_0_SDRAM_ADDR_WIDTH 0x18 #define NEW_SDRAM_CONTROLLER_0_SDRAM_BANK_WIDTH 2 #define NEW_SDRAM_CONTROLLER_0_SDRAM_COL_WIDTH 9 #define NEW_SDRAM_CONTROLLER_0_SDRAM_DATA_WIDTH 16 #define NEW_SDRAM_CONTROLLER_0_SDRAM_NUM_BANKS 4 #define NEW_SDRAM_CONTROLLER_0_SDRAM_NUM_CHIPSELECTS 1 #define NEW_SDRAM_CONTROLLER_0_SDRAM_ROW_WIDTH 13 #define NEW_SDRAM_CONTROLLER_0_SHARED_DATA 0 #define NEW_SDRAM_CONTROLLER_0_SIM_MODEL_BASE 0 #define NEW_SDRAM_CONTROLLER_0_SPAN 33554432 #define NEW_SDRAM_CONTROLLER_0_STARVATION_INDICATOR 0

जहाँ दशमलव 33554432 हेक्स 0x2000000 के बराबर है। इसलिए, मेरे जवाब और काम का परिणाम इस तरह दिखना चाहिए:

महान, लेकिन यह एक दैनिक परीक्षण के लिए अच्छा नहीं है। मैंने इस तरह से मुख्य कार्य को फिर से लिखा:

 int main(void) { int step = 0; while (1) { if (step++%100 == 0) { alt_printf ("."); } if (MemTestDevice(NEW_SDRAM_CONTROLLER_0_BASE, NEW_SDRAM_CONTROLLER_0_SPAN)!=0) { printf ("*"); } } return (0); }

बिंदु इंगित करते हैं कि कार्यक्रम "फ्रीज" नहीं हुआ। यदि कोई त्रुटि है, तो एक तारांकन प्रदर्शित किया जाएगा। विश्वसनीयता के लिए, आप इसके आउटपुट पर एक ब्रेकपॉइंट डाल सकते हैं, फिर इसे सो नहीं सकते।

सच है, "बाएं" अंक कहीं से चढ़ गए। यह पता चला कि वे मेमटेस्टडेविस () फ़ंक्शन के अंदर प्रदर्शित होते हैं। वहाँ मैंने उनका निष्कर्ष मिटा दिया। परीक्षण सफल रहा। परिणामी प्रणाली का उपयोग किया जा सकता है, कम से कम आंतरिक आवश्यकताओं के लिए (अर्थात, इस तरह के विकास को रेडड कॉम्प्लेक्स के तहत किया जाता है)।

सिस्टम प्रदर्शन की जाँच करना

लेकिन मैं पहले से ही इस तथ्य के लिए अभ्यस्त हूं कि जब आप उपकरण के साथ काम करते हैं तो आप किसी भी चीज पर भरोसा नहीं कर सकते। हर चीज को ध्यान से जांचना चाहिए। आइए सुनिश्चित करें कि हम पिछले लेखों की तुलना में दोगुनी आवृत्ति पर काम करते हैं। प्रसिद्ध फ़ंक्शन MagicFunction1 () जोड़ें।

मुझे याद दिलाएं कि वह कैसी दिखती है।

 void MagicFunction1() { IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); IOWR (PIO_0_BASE,0,1); IOWR (PIO_0_BASE,0,0); }

हम इसे मुख्य () से बुलाएंगे, हम आस्टसीलस्कप पर दालों को पकड़ेंगे, लेकिन इस बार हम न केवल उनकी सुंदरता पर ध्यान देंगे, बल्कि आवृत्ति पर भी ध्यान देंगे (मुझे याद दिलाएं कि प्रत्येक बूंद, ऊपर, नीचे, एक आदेश है, इसलिए आप बूंदों के बीच की दूरी को माप सकते हैं। )।

केवल 50 मेगाहर्ट्ज़। क्या वास्तव में आवृत्ति नहीं बढ़ी है? अंतिम लेख लिखते समय विकसित कोड से आवृत्ति के साथ तुलना करें, और हम समझते हैं कि सब कुछ क्रम में है। यह सिर्फ इतना है कि नियमित pio यूनिट को पोर्ट के लिए प्रति आउटपुट 2 क्लॉक साइकिल की आवश्यकता होती है (घर में बने एक में मुझे 1 घड़ी मिली थी, लेकिन यहां यह सुनिश्चित करने के लिए हमारे लिए पर्याप्त है कि सिस्टम का प्रदर्शन दोगुना हो गया है)।

निष्कर्ष

एक निश्चित-आवृत्ति वाले थरथरानवाला का उपयोग करने के बजाय, हमने सीखा कि कैसे एक कस्टम PLL इकाई का उपयोग किया जाए। सच है, पता लगाए गए स्थिरांक 100 मेगाहर्ट्ज की आवृत्ति के लिए अभिप्रेत हैं, लेकिन हर कोई उन्हें किसी भी अन्य आवृत्ति पर समायोजित कर सकता है या तो प्रसिद्ध गणनाओं का उपयोग कर, या परीक्षण और त्रुटि के द्वारा। हमने एक इष्टतम प्रोसेसर सिस्टम बनाने के कौशल को भी मजबूत किया और यह सुनिश्चित किया कि उच्च आवृत्ति पर मेमोरी स्थिर रूप से काम करती है, और आवृत्ति वास्तव में बढ़ी है।

सामान्य तौर पर, हम पहले से ही किसी भी कंप्यूटिंग चीजों का उत्पादन कर सकते हैं, हम केंद्रीय प्रोसेसर के साथ भी आदान-प्रदान कर सकते हैं, लेकिन परिसर का केंद्रीय प्रोसेसर तुच्छ गणनाओं का अधिक कुशलता से सामना करेगा। FPGA को Redd में जोड़ा जाता है ताकि किसी भी हाई-स्पीड इंटरफेस या कैप्चर (अच्छी तरह से, या प्ले) की सूचना प्रवाह को लागू करने के लिए। हमने पहले से ही डिजाइनिंग की बुनियादी बातों में महारत हासिल कर ली है, हमने कम या ज्यादा उच्च प्रदर्शन प्रदान करना सीख लिया है। यह इंटरफेस के साथ काम करना जारी रखने का समय है, जो कि हम अगले लेख में करेंगे। अधिक सटीक रूप से, लेखों का एक सेट, नियम के अनुसार "एक लेख - एक बात।"

अनुकूलन के बिना Redd सिंथेसाइज्ड प्रोसेसर के लिए एक प्रोग्राम में तेजी लाना: एक घड़ी की जगह