TSMC आने वाले दशकों के लिए मूर के कानून का पालन करने की उम्मीद करता है

अगर आपको लगता है कि इंटेल का "गिरोह" मूर के कानून का सबसे वफादार समर्थक है , तो आपने शायद यह नहीं सुना होगा कि फिलिप वोंग इस विषय पर कैसे फैल रहा है। ताइवान सेमीकंडक्टर मैन्युफैक्चरिंग कॉर्प (TSMC) के कॉरपोरेट रिसर्च के उपाध्यक्ष वोंग ने हाल ही में हॉट चिप्स कॉन्फ्रेंस में एक प्रेजेंटेशन दिया, जिसमें कहा गया कि मूर का कानून न केवल जीवित है और अच्छी तरह से है, बल्कि तकनीकी रूप से काफी विविध सेट के साथ, यह अभी भी सच नहीं है तीन दशक से कम।

"वह मरा नहीं है," उन्होंने हॉट चिप्स में मौजूद लोगों से कहा। "वह धीमा नहीं करता है, वह भी खाँसी नहीं करता है।"

वोंग को सुनो, इसलिए मूर के कानून को बनाए रखने के लिए एकमात्र आवश्यक कार्रवाई घनत्व में सुधार करना है। और यद्यपि वह स्वीकार करता है कि घड़ी की आवृत्ति ने अपनी छत पर आराम किया है, डेन्नर्ड के स्केलिंग कानून के अंत को चिह्नित करते हुए, वह कहता है कि यह ट्रांजिस्टर का घनत्व है जो गति और ऊर्जा दक्षता में सुधार करेगा।


मूर का नियम जिंदा है

अंततः, इससे कोई फर्क नहीं पड़ता कि कितना अधिक घनत्व प्राप्त किया गया है। वोंग का मानना ​​है कि मुख्य बात यह है कि कंपनियां बेहतर ऊर्जा दक्षता के साथ अधिक ट्रांजिस्टर को कम मात्रा में भर सकती हैं। अल्पावधि में, यह पुराने, सिद्ध तरीके से प्राप्त किया जा सकता है, अर्थात्, CMOS की निर्माण तकनीक में सुधार करके, ताकि यह कम गेट लंबाई के साथ ट्रांजिस्टर का उत्पादन करे।

TSMC पहले से ही 7 एनएम प्रक्रिया प्रौद्योगिकी में महारत हासिल कर चुका है और 5 एनएम की ओर बढ़ रहा है। वोंग ने कहा कि 5 एनएम प्रक्रिया प्रौद्योगिकी विकास पारिस्थितिकी तंत्र पहले से ही तैयार है, और कंपनी ने पहले ही जोखिम के नमूनों का उत्पादन शुरू कर दिया है - अर्थात, प्रक्रिया प्रौद्योगिकी और विकास उपकरण तैयार हैं, और काम सब्सट्रेट का उत्पादन किया जा रहा है। शेयरधारकों की आखिरी बैठक में, TSMC ने घोषणा की कि वह 2020 की पहली छमाही में 5 एनएम पर चिप्स का बड़े पैमाने पर उत्पादन शुरू करने की योजना बना रही है। यह पता चला है कि कंपनी की योजनाओं में पहले से ही 3 एनएम प्रक्रिया प्रौद्योगिकी शामिल है।

लेकिन यह सभी तकनीक प्लेनर [फ्लैट] चिप्स पर आधारित है, और वोंग मानते हैं कि यह दृष्टिकोण अंततः पैमाने पर समाप्त हो जाएगा। "अगर हम दो आयामी वृद्धि के मार्ग का अनुसरण करते हैं, तो हम पहले ही कई सौ परमाणुओं तक पहुंच चुके हैं, और जल्द ही हमारे सभी परमाणु बाहर निकल जाएंगे," उन्होंने समझाया।

लेकिन इसका मतलब घनत्व में वृद्धि का अंत नहीं है। उन्होंने कहा कि सेमीकंडक्टर उद्योग में कुछ नवाचारों ने डेन्नर्ड के स्केलिंग के अंत में भी ऊपर की ओर घनत्व चार्ट का समर्थन किया। विशेष रूप से, उपजी सिलिकॉन और हाई-के ढांकता हुआ की तकनीक दिखाई दी , और फिर FInFet (Fin Field Effector Transistor), तीन-आयामी संरचनाओं की तकनीक का पालन किया गया। अब, 7 एनएम से आगे जाने के लिए, DTCO (Design Technology Co-Optimization) तकनीक की जांच की जा रही है।

ये सभी नवाचार हुए क्योंकि नए कंप्यूटिंग प्लेटफार्मों को विकसित करना आवश्यक था जो कि तेजी से और अधिक ऊर्जा-कुशल हार्डवेयर की आवश्यकता होती है। इस विकास ने 1970 के दशक में minicomputers, 1980 के दशक में पीसी, 1990 के दशक में इंटरनेट, और आज, मोबाइल उपकरणों को जन्म दिया। प्रत्येक चरण में बेहतर अर्धचालक विनिर्माण के माध्यम से घनत्व में वृद्धि की आवश्यकता थी। वोंग का मानना ​​है कि निम्नलिखित अनुरोध कृत्रिम बुद्धि और 5 जी से आएंगे।


सेमीकंडक्टर प्रौद्योगिकी विकास

यह सुनिश्चित करने के लिए कि मूर की विधि पार्टी बंद नहीं करती है, क्या नवाचारों की आवश्यकता होगी?

अल्पावधि में, समग्र कम्प्यूटेशनल घनत्व और मेमोरी घनत्व 2.5 डी संरचनाओं के मल्टी-चिप मामलों को बनाने के लिए उपयोग किए जाने वाले चिपसेट के उपयोग को बढ़ाएगा, भले ही चिप्स स्वयं सघन न हों। वोंग ने कहा कि यह प्रक्रिया पहले से ही एक एकल चिप में इन घटकों को एकीकृत करने की क्षमता की तुलना में एक व्यक्तिगत चिपलेट की विशिष्ट प्रक्रिया प्रौद्योगिकी को कम महत्वपूर्ण पैरामीटर बना रही है।

TSMC का चिप-ऑन-वेफर-ऑन-सबस्ट्रेट (CoWoS) तकनीक (इंटेल के साथ इंटेल से प्रतिस्पर्धा करने वाला मल्टी-डाई इंटरकनेक्ट ब्रिज, या EMIB) के साथ 2.5D चेसिस का अपना संस्करण है। CoWoS आपको मल्टी-चिप एनक्लोजर, चिपसेट फिक्सिंग और इंटरपोज़र पर एक उपयुक्त मेमोरी बनाने की अनुमति देता है, और TSV वर्टिकल कॉन्टैक्ट्स का उपयोग करके उन्हें कनेक्ट करता है। CoWoS का सबसे दिलचस्प कार्यान्वयन Nvidia Tesla V100 GPU त्वरक माना जाता है, जिसमें GV100 GPU उच्च बैंडविड्थ मेमोरी (HBM) के साथ पैक किया गया है। अधिक चिपसेट को इंटेल, एएमडी और एक्सलिनक्स द्वारा एकीकृत किया जा रहा है।

लेकिन घनत्व बढ़ाने के लिए 2.5D की संभावनाएं असीमित नहीं हैं। अधिक मापनीय समाधान के लिए सही मायने में त्रि-आयामी ट्रांजिस्टर प्लेसमेंट प्रौद्योगिकियों की आवश्यकता होगी। इसके लिए, वोंग के अनुसार, अखंड तीन आयामी एन 3 एक्सटी तकनीक नई सामग्री और तर्क के साथ स्मृति के तंग एकीकरण के आधार पर सबसे उपयुक्त है। N3XT, "कंप्यूटिंग सिस्टम की नैनोइंजीनियरिंग तकनीक", 2015 से अकादमिया में चर्चा की गई है, लेकिन अब टीएसएमसी जैसी कंपनियों ने इसे गंभीरता से लेना शुरू कर दिया है, इसके व्यावसायीकरण की अच्छी संभावना है।

वोंग ने इस तरह के उपकरण को देखने के आरेखों के साथ स्लाइड दिखाई। इसमें ऊर्जा-कुशल तर्क (पीली), उच्च गति वाली मेमोरी (लाल) और उच्च क्षमता (ग्रीन) की गैर-वाष्पशील मेमोरी की परतें होती हैं, जो एकांतर से दूसरे के ऊपर व्यवस्थित होती हैं। और यह सब एक साधारण सिलिकॉन लॉजिक क्रिस्टल (बैंगनी) पर बैठता है।


N3XT सिस्टम

यहां मुख्य बात ILV, इंटर-लेयर-वाया (इंटरलेयर वर्टिकल एक्सेस) के माध्यम से विभिन्न परतों को संयोजित करना है। एक माइक्रोमीटर स्केल TSV के विपरीत, ILV का गठन नैनोमीटर के पैमाने पर किया जा सकता है। हालाँकि यह N3XT तकनीक का एक अत्यंत महत्वपूर्ण हिस्सा है, वोंग इसके बारे में ज्यादा नहीं बता सकता। हालांकि, यह स्पष्ट है कि TSMC इस पर बारीकी से काम कर रहा है और इससे संबंधित कई पेटेंट पहले ही पंजीकृत कर चुका है।

थ्री-डायमेंशनल चिप्स में, मेमोरी और लॉजिक का इंटरलेन्जिंग बहुत महत्वपूर्ण है, क्योंकि यह आपको उनके बीच की दूरी को कम करने की अनुमति देता है, जिससे सूचना हस्तांतरण की उच्च प्रवाह और निम्न विलंबता सुनिश्चित होती है, जो एआई और 5 जी जैसे अनुप्रयोगों के लिए आवश्यक होगी। CMOS में, मेमोरी और लॉजिक को इंटरलीव्ड नहीं किया जा सकता है, क्योंकि लॉजिक ट्रांजिस्टर की नक़ल करने के लिए 1000 डिग्री सेल्सियस के क्रम के तापमान की आवश्यकता होती है, जो उत्पादन में पड़ोसी परतों को नष्ट कर देता है। इसके लिए ऐसी चीज की आवश्यकता होती है जिसे 400 डिग्री के क्रम के तापमान पर निर्मित किया जा सके।

यह पता चला है कि पिछले कुछ वर्षों में, शोधकर्ताओं ने नए सामग्रियों का अध्ययन किया है जो अपेक्षाकृत कम तापमान पर उच्च गति वाले ट्रांजिस्टर के उत्पादन के लिए उपयुक्त प्रतीत होते हैं। आज उत्पादन में इस्तेमाल होने वाली सिलिकॉन सामग्री के विपरीत, डाइक्लोजेनाइड संक्रमण धातुओं (टीएमडी) के मोनोलयर्स का उपयोग मोलिब्डेनम, टंगस्टन और सेलेनियम जैसे तत्वों के आधार पर किया जाता है।

TMD सामग्री प्रभारी वाहकों की उच्च गतिशीलता को प्रदर्शित करती है - इलेक्ट्रॉनों उनके माध्यम से बड़ी आसानी से - संकीर्ण चैनलों के साथ यात्रा करते हैं। सुविधाजनक क्या है, 2-3 एनएम से कम के आकार के साथ ट्रांजिस्टर बनाने के लिए बस ऐसी विशेषताओं की आवश्यकता होती है। वोंग ने कहा कि TSMC लैब टंगस्टन डाइसल्फ़ाइड पर आधारित प्रयोगात्मक TMD सब्सट्रेट का परीक्षण कर रहा है।

नैनोमीटर के लिए एक अन्य उम्मीदवार कार्बन नैनोट्यूब है। वोंग ने कहा कि उनके प्रयोगात्मक बदलाव किए गए थे, जो अर्धचालक के रूप में अच्छी सामग्री व्यवहार दिखाते थे। कार्बन नैनोट्यूब पर आधारित तर्क और एसआरएएम के कामकाजी प्रोटोटाइप पहले से ही इकट्ठे किए गए हैं, जिसमें एमआईटी में शोधकर्ताओं से आरआईएससी-वी संस्करण भी शामिल है।

वोंग के अनुसार, स्मृति के अनुसार, त्रि-आयामी एकीकरण के लिए सबसे अधिक संभावना वाले उम्मीदवार होंगे: एसएसटी-एमआरएएम (स्पिन-ट्रांस टॉर्क मैग्नेटोरेसिस्टिव रैंडम एक्सेस मेमोरी, मैग्नेटोरेसिस्टिव रैंडम एक्सेस मेमोरी जो रिकॉर्ड करने के लिए इलेक्ट्रॉन स्पिन गति हस्तांतरण का उपयोग करता है); पीसीएम चरण परिवर्तन स्मृति ; यादृच्छिक अभिगम प्रतिरोधी स्मृति रेराम; CBRAM सेल के प्रोग्रामेबल मेटलाइजेशन पर आधारित मेमोरी; फेरम फेरोइलेक्ट्रिक रैंडम एक्सेस मेमोरी । यह सब यादृच्छिक अभिगम के साथ गैर-वाष्पशील मेमोरी है, जिसे इसके बारे में नई जानकारी लिखने से पहले सेल को मिटाने की आवश्यकता नहीं है। कुछ विकल्प पहले से ही बाजार पर हैं - एवरस्पिन एमआरएएम, सैमसंग एमआरएएम, क्रॉसबार रेराम और इंटेल 3 डी एक्सपॉइंट (जो, ज्यादातर के अनुसार, पीसीएम का एक प्रकार है)।


नई प्रकार की मेमोरी

शोधकर्ताओं ने एन 3 एक्सटी उपकरणों के प्रदर्शन का अनुकरण किया और उनकी तुलना पारंपरिक दो आयामी चिप्स के साथ लगभग एक ही तर्क और स्मृति क्षमताओं के साथ की। उनके शोध के अनुसार, जहां मशीन लर्निंग एल्गोरिदम की गति को मापने के विभिन्न तरीकों का उपयोग किया गया था, एन 3 एक्सटी तकनीक के उपकरण दो आयामी लोगों की तुलना में 63-1971 गुना अधिक कुशल थे।


दो आयामी प्रणालियों पर N3XT का लाभ

यह आशाजनक लगता है। लेकिन वोंग ने यह नहीं फैलाया कि अगले 30 वर्षों में ये तकनीकें मूर के कानून के लिए आवश्यक प्रौद्योगिकी सुधार की गति को कैसे बनाए रख पाएंगी। उदाहरण के लिए, नए नैनोमीटरों के लिए संक्रमण हमें दो-आयामी घटकों के संबंध में ट्रांजिस्टर के घनत्व में एक बार की वृद्धि देगा। लेकिन वहाँ, अंत में, हम परमाणु प्रतिबंधों का सामना करेंगे।

सैद्धांतिक रूप से, यदि आप हर 18 महीने में तीन आयामी उपकरणों की ऊंचाई को दोगुना कर सकते हैं, तो आप प्रति वर्ग सतह क्षेत्र में घनत्व में वृद्धि प्राप्त कर सकते हैं। बेशक, मोबाइल और एम्बेडेड उपकरणों के लिए, यह दृष्टिकोण जल्दी से बहुत बोझिल हो जाएगा, और सात से आठ पीढ़ियों के बाद डेटा केंद्रों में कंप्यूटर के लिए चिप्स 4-मीटर की छत में आराम करेंगे।

कई दशकों तक काम करने के लिए सब कुछ जारी रखने के लिए, और मूर के नियम की वक्र में फिट होने के लिए घनत्व जारी रखने के लिए, वोंग द्वारा उल्लेखित अन्य तकनीकी नवाचारों को विकसित करने की आवश्यकता नहीं होगी। लेकिन अगर आप TSMC जैसे चिप्स का उत्पादन करते हैं, तो आपको यह स्वीकार करना होगा कि शोधकर्ता आपको प्रौद्योगिकियों के लिए लगातार नए उम्मीदवार देंगे, जिन्हें बाजार में प्रवेश करने के लिए केवल नए, अधिक मांग वाले कार्यों के अनुरोधों की आवश्यकता होगी। और यदि आप कहानी को याद करते हैं, तो ऐसे कार्य निश्चित रूप से दिखाई देंगे।