NOR वाल्व पर आधारित कंप्यूटर: अपोलो ऑन-बोर्ड नियंत्रण कंप्यूटर के अंदर

हाल ही में, हम अपोलो ऑन-बोर्ड कंट्रोल कंप्यूटर की बहाली में लगे थे , एक कंप्यूटर जो चंद्रमा पर उड़ान भरने वाले अपोलो मिशन को नियंत्रित करने, नेविगेट करने और निगरानी करने के लिए जिम्मेदार था। यह ऐतिहासिक कंप्यूटर एकीकृत सर्किट (आईसीएस) का उपयोग करने वाले पहले में से एक था, और इसका प्रोसेसर पूरी तरह से नॉर वाल्व (आईसी के दूसरे प्रकार, एक रीडआउट एम्पलीफायर, कंप्यूटर की मेमोरी में उपयोग किया गया था) पर पूरी तरह से बनाया गया था। इस लेख में, मैं सीपीयू की वास्तुकला और डिजाइन का वर्णन करूंगा।

अपोलो कंट्रोल कंप्यूटर आर्किटेक्चर

अपोलो नियंत्रण कंप्यूटर के अलग ट्रे। बाईं ट्रे में NOR द्वार पर आधारित तर्क हैं। दाईं ओर - मेमोरी और सहायक घटक।

अपोलो गाइडेंस कंप्यूटर (AGC) को 1960 के दशक में विकसित किया गया था ताकि अपोलो मिशनों को चंद्रमा पर उड़ान भरने की अनुमति दी जा सके। ऐसे समय में जब अधिकांश कंप्यूटरों ने एक पूर्ण आकार के रेफ्रिजरेटर से पूरे कमरे में जगह ले ली थी, एजीसी कुछ अद्वितीय था - यह अपोलो अंतरिक्ष यान में फिट होने के लिए पर्याप्त छोटा था, वजन 32 किलो था और 0.03 मीटर से अधिक नहीं था ³ (30 लीटर)।

AGC कंप्यूटर 15-बिट है। एक शब्द के आकार को पूरा करना अजीब है जो दो की शक्ति नहीं है, लेकिन 1960 के दशक में, बाइट्स लोकप्रिय होने से पहले भी, कंप्यूटर ने विभिन्न प्रकार के शब्द आकारों का उपयोग किया था। 15 बिट्स ने चंद्रमा पर उतरने के लिए पर्याप्त सटीकता प्रदान की (और यदि आवश्यक हो तो दोहरे और ट्रिपल सटीकता के साथ डेटा का उपयोग किया गया), इसलिए 16 बिट्स अनावश्यक रूप से कंप्यूटर के आकार और वजन में वृद्धि करेंगे।

AGC निर्देश एक 15-बिट शब्द में स्थित था, और इसमें 3 बिट्स शामिल थे, जो ऑपरेशन कोड और 12 बिट्स को दर्शाता है, स्मृति में पते को दर्शाता है। दुर्भाग्य से, ये वॉल्यूम अभी भी पर्याप्त नहीं थे, इसलिए कंप्यूटर ने कई ट्रिक्स और वर्कअराउंड का उपयोग किया, और वास्तुकला बल्कि अजीब हो गया। 12-बिट मेमोरी एड्रेस केवल 4K शब्दों को एक्सेस कर सकता है। वहीं, AGC में मुख्य रैम में 2K शब्द और कोर मेमोरी में 36K शब्द थे। सभी मेमोरी तक पहुंचने के लिए, AGC ने एक परिष्कृत मेमोरी बैंक स्विचिंग सिस्टम और कई रजिस्टरों का उपयोग किया। दूसरे शब्दों में, मेमोरी को केवल 256 शब्दों के टुकड़ों तक पहुँचा जा सकता है, और ROM - थोड़े बड़े आकार के टुकड़ों में।

ऑपरेशन कोड के लिए 3 बिट्स सीधे 34 संभावित निर्देशों को इंगित करने के लिए पर्याप्त नहीं थे, इसलिए एजीसी ने निर्देशों के मूल्य के विस्तार के साथ ट्रिक्स का उपयोग किया और तथ्य यह है कि कुछ निर्देशों ने केवल कुछ मेमोरी कोशिकाओं के साथ निष्पादित करने के लिए समझ में आया। इसके अलावा, मेमोरी में "मैजिक" पतों जैसे ट्रिक का उपयोग किया गया था - उदाहरण के लिए, "शिफ्ट राइट रजिस्टर" सेल को लिखना, एक बिटवाइज़ शिफ्ट का प्रदर्शन किया, इस प्रकार एक अलग "राइट शिफ्ट" निर्देश की आवश्यकता को समाप्त कर दिया। कई कार्यों को एक साथ करने के निर्देश भी थे।

AGC वास्तुकला 1960 के दशक के मानकों से बहुत सरल था। यद्यपि यह जटिल और शक्तिशाली मेनफ्रेम के युग में बनाया गया था, एजीसी की क्षमताएं बहुत सीमित थीं; शक्ति और वास्तुकला के संदर्भ में, यह प्रारंभिक माइक्रोप्रोसेसरों की तुलना में है। वास्तविक समय डेटा इनपुट और आउटपुट प्रदान करने के लिए इसकी ताकत इसके कॉम्पैक्ट आकार और महान क्षमताएं थीं।

नीचे दिया गया आर्किटेक्चर आरेख एजीसी के मुख्य घटकों को दर्शाता है। मैंने उन हिस्सों को रंग में हाइलाइट किया जो मैं अधिक विस्तार से बताता हूं। AGC में रजिस्टरों का एक छोटा सा सेट था, और केवल इसके साथ काम करने वाला एक साधारण अंकगणित मॉड्यूल था। उनके पास केवल 36K शब्द ROM और 2K शब्द RAM थे। "राइट बस" घटकों के बीच डेटा स्थानांतरित करने का मुख्य तरीका था। डिकोडिंग निर्देश और एजीसी के लिए एक अनुक्रम जनरेटर ने नियंत्रण दालों को उत्पन्न किया।


AGC ब्लॉक आरेख

लगभग आधा आरेख स्मृति पर कब्जा कर लिया गया है, जो इस तथ्य को दर्शाता है कि कई पहलुओं में एजीसी वास्तुकला को इसकी स्मृति के आसपास विकसित किया गया था। 1960 के दशक के अधिकांश कंप्यूटरों की तरह, AGC ने कोर मेमोरी का उपयोग किया, प्रत्येक तार तार पर एक छोटे फेराइट रिंग (कोर) में संचित किया। चूंकि प्रत्येक बिट को एक अलग भौतिक कोर की आवश्यकता होती है, इसलिए ऐसी मेमोरी की मात्रा आधुनिक अर्धचालक की तुलना में काफी कम थी। कोर पर स्मृति की एक विशिष्ट विशेषता यह थी कि स्मृति से एक शब्द पढ़ने से इसे हटा दिया गया था, इसलिए प्रत्येक पहुंच के बाद इस मूल्य को फिर से लिखना पड़ा। AGC ने ROM मेमोरी को भी तय किया था, प्रसिद्ध सिले हुए कोर - उनका उपयोग कार्यक्रमों को संग्रहीत करने के लिए किया गया था, और शारीरिक रूप से तारों के साथ सिले हुए थे (नीचे देखें)।


सिले हुए कोर पर क्लोज-अप मेमोरी

NOR वाल्व

एजीसी आईपी का उपयोग करने वाले पहले कंप्यूटरों में से एक था। इन पहले आईपी की संभावनाएं बहुत सीमित थीं; AGC चिप्स पर (नीचे) केवल छह ट्रांजिस्टर और आठ प्रतिरोधक थे, और साथ में उन्होंने तीन इनपुट के साथ एक NOR गेट को लागू किया।


AGC से तीन इनपुट के साथ दोहरी NOR वाल्व। क्रिस्टल के बाहर के दस तार आईसी के बाहरी संपर्कों से जुड़े होते हैं।

NOR वाल्व का योजनाबद्ध पदनाम नीचे दिखाया गया है। यह सबसे सरल लॉजिक गेट है: यदि सभी इनपुट शून्य के बराबर हैं, तो आउटपुट एक के बराबर है। आप आश्चर्यचकित हो सकते हैं, लेकिन एक नॉर-गेट कंप्यूटर बनाने के लिए पर्याप्त है। NOR एक सार्वभौमिक वाल्व है: इसके आधार पर कोई अन्य तार्किक वाल्व बनाया जा सकता है। उदाहरण के लिए, सभी NOR इनपुट्स को मिलाते समय, हमें एक इन्वर्टर मिलता है। NOR के आउटपुट में इन्वर्टर लगाने के बाद, हमें OR वाल्व मिलता है। NOR गेट के इनपुट पर इनवर्टर लगाकर, हमें एक AND गेट मिलता है। और इन फाटकों से आप एक अधिक जटिल तर्क का निर्माण कर सकते हैं: ट्रिगर, योजक और काउंटर।

नंद वाल्व में एक ही बहुमुखी प्रतिभा है। आधुनिक सर्किट में, तकनीकी कारणों से, NANDs का उपयोग NOR की तुलना में अधिक बार किया जाता है। लोकप्रिय कोर्स " नंद से टेट्रिस " में नंद-वाल्व से कंप्यूटर बनाने का वर्णन है, खेल "टेट्रिस" के कार्यान्वयन तक। सबसे पहले, NAND (NOT, AND, OR, XOR, मल्टीप्लेक्स, डेमूलिप्लेक्स) से लॉजिक गेट्स का एक सेट बनाया गया है। फिर, उनसे बड़े बिल्डिंग ब्लॉक बनाए जाते हैं (ट्रिगर, योजक, काउंटर, ALU, रजिस्टर), और उनसे - एक कंप्यूटर।


NOR गेट 1 देता है, अगर इसमें सभी इनपुट पर 0 है। यदि कम से कम इनपुट में 1 है, तो NOR 0 देता है।

AGC में अक्सर आरएस-ट्रिगर (सेट-रीसेट, सेट / रीसेट) जैसे घटक आते हैं। यह सर्किट दो NOR गेट्स से बना है और एक डाटा बिट को स्टोर करता है। बिट 1 को सेट इनपुट पर संग्रहित किया जाता है, और बिट 0 को रीसेट इनपुट पर संग्रहीत किया जाता है। अर्थात, इनपुट सेट पर लागू होने वाली पल्स 1, ऊपरी वाल्व को बंद कर देता है और निचले एक को चालू कर देता है, इसलिए आउटपुट 1 निकला। पल्स 1, जिसे इनपुट रीसेट करने के लिए लागू किया जाता है, विपरीत करता है। । यदि दोनों इनपुटों पर 0 लागू होता है, तो ट्रिगर ड्राइव की भूमिका निभाते हुए, अपनी पिछली स्थिति को याद रखता है। अगले भाग में, हम दिखाएंगे कि कैसे ट्रिगर से रजिस्टर बनाया जाता है।


दो NOR गेट्स का आरएस ट्रिगर। एक वाल्व, जब चालू होता है, तो दूसरा बंद हो जाता है। आउटपुट में से एक के ऊपर एक रेखा इंगित करती है कि यह दूसरे को पूरक करता है।

रजिस्टरों

एजीसी में मुख्य मेमोरी के बाहर मूल्यों के अस्थायी भंडारण के लिए रजिस्टरों का एक छोटा सा सेट है। मुख्य रजिस्टर ड्राइव (ए) है जो कई अंकगणितीय कार्यों में उपयोग किया जाता है। इसमें एक काउंटर रजिस्टर Z, अंकगणितीय ब्लॉक रजिस्टर X और Y, बफर B, रिटर्न एड्रेस Q और कुछ अन्य (आधुनिक कंप्यूटरों में, स्टैक का उपयोग रूटीन कॉल करने के लिए किया जाता है और उनसे लौटने के लिए किया जाता है, लेकिन उस युग में, प्रोग्रामर को रिकर्सन के लिए खुद को स्टैक लिखने की आवश्यकता होती है। )। स्मृति तक पहुंच के लिए, एक मेमोरी एड्रेस रजिस्टर एस है, और डेटा के लिए, एक मेमोरी बफर रजिस्टर जी। इसके अलावा, एजीसी में मुख्य मेमोरी में रजिस्टर हैं - उदाहरण के लिए, इनपुट / आउटपुट काउंटर।

नीचे दिए गए आरेख एजीसी रजिस्टर योजना को दर्शाता है, एक बिट और दो रजिस्टरों के साथ मामले के लिए सरलीकृत। प्रत्येक रजिस्टर बिट में पहले वर्णित योजना (नीला और बैंगनी) का उपयोग करके एक ट्रिगर होता है। डेटा को रजिस्टरों से और राइट बस (लाल) के माध्यम से स्थानांतरित किया जाता है। रजिस्टर पर लिखने के लिए, ट्रिगर एक स्पष्ट संकेत (CQG या CZG, ग्रीन) द्वारा रीसेट किया जाता है। फिर "राइट" सिग्नल (WQG या WZG, ऑरेंज) संबंधित रजिस्टर ट्रिगर को सेट करने के लिए राइट बस के साथ जाने वाले डेटा की अनुमति देता है। रजिस्टर पढ़ने के लिए, रीड सिग्नल (आरक्यूजी या आरजेडजी, सियान) रिकॉर्डिंग एम्पलीफायर के माध्यम से रिकॉर्डिंग बस को ट्रिगर आउटपुट पास करता है, और एजीसी के अन्य हिस्सों में उपयोग किया जाता है। पूर्ण रजिस्टर योजना अधिक जटिल है, इसमें कई 16-बिट रजिस्टर हैं, लेकिन मूल योजना इस प्रकार है।


सरलीकृत AGC रजिस्टर ऑपरेशन

रजिस्टर चार्ट तीन प्रमुख बिंदुओं को दिखाता है। सबसे पहले, रजिस्टर सर्किट NOR गेट्स से बनाया गया है। दूसरे, डेटा आंदोलन लेखन बस के आसपास बनाया गया है। अंत में, रजिस्टरों की क्रियाएं सही समय पर पहुंचने वाले कुछ नियंत्रण संकेतों पर निर्भर करती हैं।

अंकगणित मॉड्यूल

अधिकांश कंप्यूटरों में एक अंकगणित तर्क उपकरण होता है जो अंकगणित और बूलियन संचालन करता है। आधुनिक कंप्यूटरों की तुलना में, AGC का अंकगणित मॉड्यूल बहुत सीमित है: यह केवल 16-बिट मात्राओं को जोड़ने का कार्य करता है, इसलिए इसे अंकगणितीय मॉड्यूल कहा जाता है, न कि अंकगणितीय-तार्किक मॉड्यूल (शेष संचालन विभिन्न ट्रिक्स के माध्यम से किया जाता है; उदाहरण के लिए, घटाव इसके अलावा, जिसके माध्यम से पहले किया जाता है; किसी एक तर्क के लिए, बिट्स को उलट दिया जाता है, आदि)।

नीचे दिए गए आरेख में AGC अंकगणित मॉड्यूल का एक सा दिखाया गया है। पूर्ण योजक (लाल) दो बिट्स और ले जाने के योग की गणना करता है। स्थानांतरण को अगले योजक में स्थानांतरित कर दिया जाता है - इस तरह उन्हें लंबे शब्दों को जोड़ने के लिए जोड़ा जा सकता है (111111111111111 + 1 जैसे मामलों में स्थानांतरण के हस्तांतरण को तेज करने के लिए, AGC एक हस्तांतरण छोड़ें के साथ एक योजक का उपयोग करता है)।



रजिस्टरों X और Y (बैंगनी और हरा) योजक को दो इनपुट बिट प्रदान करते हैं। वे NOR वाल्व पर पहले से वर्णित ट्रिगर्स का उपयोग करके कार्यान्वित किए जाते हैं। नीले लूप नियंत्रण संकेतों के अनुसार एक्स और वाई रजिस्टरों के मूल्यों को लिखते हैं। योजना काफी जटिल है, क्योंकि यह आपको रजिस्टरों और मूल्यों को रजिस्टरों में बदलाव के साथ स्टोर करने की अनुमति देता है, लेकिन मैं इस विषय में नहीं जाऊंगा। नियंत्रण संकेत A2X पर ध्यान दें, जो एक्स रजिस्टर करने के लिए रजिस्टर ए के मूल्य को स्थानांतरित करता है; हम बाद में उसके पास वापस आएंगे।

नीचे दी गई तस्वीर एजीसी सर्किट के भौतिक कार्यान्वयन को दर्शाती है। यह मॉड्यूल रजिस्टरों के लिए चार बिट्स और एक अंकगणितीय मॉड्यूल को लागू करता है। काली आयताकार फ्लैट आईपी हैं; प्रत्येक मॉड्यूल में 60 चिप वाले दो बोर्ड होते हैं, और कुल 240 NOR गेट्स होते हैं। अंकगणित मॉड्यूल और रजिस्टरों को चार समान मॉड्यूल से इकट्ठा किया जाता है, जिनमें से प्रत्येक चार बिट्स को संसाधित करता है; यह माइक्रोप्रोसेसर अनुभाग के समान है।


अंकगणित मॉड्यूल और रजिस्टरों को चार समान मॉड्यूल से इकट्ठा किया जाता है। मॉड्यूल ए 8 से ए 11 तक स्लॉट में स्थापित किए जाते हैं।

निर्देश निष्पादन

यह खंड उन कार्यों के अनुक्रम का वर्णन करता है जो एजीसी अनुदेश को निष्पादित करने के लिए करता है। विशेष रूप से, मैं दिखाऊंगा कि कैसे एडीएस (भंडारण में जोड़ें) अनुदेश काम करता है। यह निर्देश मेमोरी से मूल्य को पढ़ता है, इसे ड्राइव (रजिस्टर ए) में जोड़ता है, और योजक और मेमोरी दोनों में राशि बचाता है। यह एक एकल निर्देश है, लेकिन इसके निष्पादन के लिए AGC कई कदम उठाता है और कई मूल्यों को इधर-उधर ले जाया जाता है।

मैग्नेटिक कोर पर मेमोरी सबसिस्टम के कारण इंस्ट्रक्शन टाइमर को लागू किया जाता है। विशेष रूप से, मेमोरी से एक मूल्य पढ़ने से संग्रहीत मूल्य मिट जाता है, इसलिए प्रत्येक पढ़ने के बाद, मान वापस लिखा जाना चाहिए। इसके अलावा, मेमोरी एक्सेस करते समय, पते के पदनाम और डेटा की प्राप्ति के बीच देरी होती है। नतीजतन, प्रत्येक घड़ी चक्र पढ़ने और बाद की रिकॉर्डिंग के लिए 12 चरणों में खर्च करता है। हर बार अंतराल (टी 1 से टी 12 तक) माइक्रोसेकंड की तुलना में थोड़ा कम रहता है, और पूरा चक्र 11.7 μs तक रहता है, और इसे मेमोरी साइकिल टाइम (MCT) कहा जाता है।


AGC से इरेज़ेबल मैग्नेटिक कोर मेमोरी मॉड्यूल। यह 2 किलोहाइट्स स्टोर करता है, प्रत्येक बिट को एक अलग छोटे फेराइट रिंग का उपयोग करके संग्रहीत किया जाता है।

निर्देश निष्पादित करने के लिए एमसीटी मेमोरी की मूल इकाई है। एक विशिष्ट निर्देश के लिए दो घड़ी चक्र की आवश्यकता होती है: एक स्मृति से निर्देश निकालने के लिए, दूसरा ऑपरेशन करने के लिए। इसलिए, एक विशिष्ट निर्देश दो MCTs (23.4 μs) लेता है, जो हमें प्रति सेकंड 43,000 निर्देश देता है (आधुनिक प्रोसेसर की तुलना में और प्रति सेकंड उनके अरबों निर्देशों की तुलना में, यह बेहद धीमा है)।

AGC निर्देशों को संसाधित करता है, उन्हें उप-खंडों में तोड़ता है, जिनमें से प्रत्येक मेमोरी का एक घड़ी चक्र लेता है। उदाहरण के लिए, एक ADS निर्देश में दो उप-क्षेत्र होते हैं: ADS0 (जोड़) और STD2 (अगले निर्देश को कॉल करना)। नीचे दिए गए आरेख ADS0 निर्देश को निष्पादित करने के लिए AGC के भीतर डेटा की गति को दर्शाता है। 12 उपाय बाएं से दाएं जाते हैं।



सबसे महत्वपूर्ण चरण निम्नानुसार हैं:
T1: ऑपरेंड एड्रेस को निर्देश रजिस्टर B से मेमोरी एड्रेस रजिस्टर S से मेमोरी से पढ़ना शुरू करने के लिए कॉपी किया जाता है।
टी 4: ऑपरेंड को मेमोरी से मेमोरी डेटा रजिस्टर जी तक पढ़ा जाता है।
T5: ओपेरंड को G से एडिटर Y में कॉपी किया जाता है। ड्राइव A का मान एड एक्स में कॉपी किया जाता है।
T6: योजक यू राशि की गणना करता है, और इसे मेमोरी जी के डेटा रजिस्टर में कॉपी करता है।
T8: प्रोग्राम काउंटर Z को मेमोरी से अगला निर्देश प्राप्त करने की तैयारी में मेमोरी एड्रेस रजिस्टर S पर कॉपी किया जाता है।
T10: मेमोरी जी के डेटा रजिस्टर से राशि मेमोरी में वापस लिखी जाती है।
T11: राशि U को ड्राइव A में कॉपी किया जाता है।

हालांकि यह एक सरल योग निर्देश है, 12 से अधिक समय स्लॉट्स पर बहुत सारे डेटा को यहां पर प्रसारित किया जाता है। और इन कार्यों में से प्रत्येक के साथ एक विशिष्ट नियंत्रण संकेत जुड़ा हुआ है; उदाहरण के लिए, अंतराल T5 में सिग्नल A2X ड्राइव A से X को रजिस्टर करने के लिए मान को कॉपी करता है। Y को रजिस्टर करने के लिए रजिस्टर G की प्रतिलिपि बनाने के लिए, दो नियंत्रण दालों की आवश्यकता होती है: RG (G पढ़ें) और WY (Y लिखें)। अगले खंड में, मैं बताऊंगा कि एजीसी नियंत्रण मॉड्यूल प्रत्येक निर्देश के लिए आवश्यक नियंत्रण संकेत कैसे उत्पन्न करता है।

नियंत्रण मॉड्यूल

अधिकांश कंप्यूटरों की तरह, AGC कंट्रोल मॉड्यूल प्रत्येक निर्देश को डिकोड करता है और कंट्रोल सिग्नल उत्पन्न करता है जो बाकी प्रोसेसर को बताता है कि उसे क्या करने की आवश्यकता है। एजीसी संकेतों को उत्पन्न करने के लिए एनआर वाल्वों से युक्त पूर्व-प्रोग्राम नियंत्रण मॉड्यूल का उपयोग करता है। AGC माइक्रोकोड का उपयोग नहीं करता है; उसके पास कोई माइक्रोइंस्ट्रक्शन और नियंत्रण मेमोरी नहीं है, क्योंकि यह बहुत अधिक भौतिक स्थान लेगा।

AGC नियंत्रण मॉड्यूल के दिल को क्रॉसपॉइंट जनरेटर कहा जाता है। यह एक सबकोमांड और एक समय अवधि लेता है और इस संयोजन के लिए नियंत्रण संकेत उत्पन्न करता है। यह एक जाली के रूप में कल्पना की जा सकती है, जिस पर उप-क्षेत्र एक दिशा में जाते हैं, और दूसरे में समय खंड, और प्रत्येक चौराहे बिंदु का अपना नियंत्रण संकेत होता है।


चौराहे जनरेटर को कई घटकों की आवश्यकता होती है और इसे तीन मॉड्यूल में विभाजित किया जाता है; यह ए 6 मॉड्यूल है। सर्किट को बदलने वाले जोड़ा तारों पर ध्यान दें। यह जमीन पर परीक्षण के लिए एक मॉड्यूल का प्रारंभिक संस्करण है; उड़ान मॉड्यूल में पहले से कोई तार नहीं था।

दक्षता के लिए, अंतिम नियंत्रण मॉड्यूल अत्यधिक अनुकूलित है। समान व्यवहार वाले निर्देश संयुक्त और चौराहे जनरेटर द्वारा एक साथ संसाधित किए जाते हैं, जो आवश्यक सर्किट के आकार को कम करता है। उदाहरण के लिए, AGC में एक निर्देश है "डबल परिशुद्धता के साथ ड्राइव में जोड़ें" (DAS)। चूंकि यह एकल शब्दों के दो परिवर्धन के बराबर है, इसलिए चौराहे के जनरेटर में DAS1 और ADS0 उपकमांड में आम तर्क है। नीचे दिए गए आरेख समय अंतराल T5 के लिए चौराहे जनरेटर सर्किट को दर्शाता है, और ADS0 उपकमांड (सिग्नल DAS1 का उपयोग करके) के तर्क पर प्रकाश डाला गया है। उदाहरण के लिए, 5K सिग्नल DAS1 और T5 के संयोजन से उत्पन्न होता है।



लेकिन 5K और 5L सिग्नल क्या हैं? यह एक और अनुकूलन है। कई नियंत्रण दालों को अक्सर एक साथ खिलाया जाता है, इसलिए उन्हें सीधे उत्पन्न करने के बजाय, चौराहे जनरेटर चौराहों के लिए मध्यवर्ती संकेत उत्पन्न करता है। उदाहरण के लिए, 5K नियंत्रण दालों A2X और RG उत्पन्न करता है, और 5L नियंत्रण नाड़ी WY उत्पन्न करता है। नीचे दिए गए आरेख से पता चलता है कि A2X सिग्नल कैसे उत्पन्न होता है: 8 विभिन्न संकेतों (5K सहित) में से कोई भी A2X उत्पन्न करता है। इसी तरह के सर्किट अन्य नियंत्रण संकेत उत्पन्न करते हैं। इन अनुकूलन ने चौराहे जनरेटर के आकार को कम करना संभव बना दिया, लेकिन यह अभी भी बड़ा बना रहा, और तीन मॉड्यूल के रूप में विकसित हुआ।



सारांशित करते हुए, हम कह सकते हैं कि निर्देश को निष्पादित करने के लिए सीपीयू को बताने के लिए नियंत्रण मॉड्यूल जिम्मेदार है। सबसे पहले, निर्देश उपखंडों में टूट जाते हैं। चौराहे जनरेटर प्रत्येक समय अंतराल और उपकेंद्र के लिए आवश्यक नियंत्रण दालों को उत्पन्न करता है, रजिस्टरों, अंकगणित मॉड्यूल और स्मृति को बताता है कि उन्हें क्या करने की आवश्यकता है।

आमतौर पर, निर्देशों में दो उप-क्षेत्र शामिल थे, लेकिन कुछ अपवाद भी थे। कई निर्देशों, जैसे कि गुणन या विभाजन, को कई उप-प्रोग्रामों के उपयोग की आवश्यकता होती है, क्योंकि वे कई चरणों से युक्त होते हैं। इसके विपरीत, TC पर जंप इंस्ट्रक्शन ने एक उप-कंप्यूटर का उपयोग किया, क्योंकि इसे केवल अगले निर्देश को कॉल करने की आवश्यकता थी।

अन्य प्रोसेसर ने नियंत्रण संकेतों की पीढ़ी के लिए विभिन्न तरीकों का उपयोग किया। 6502 और कई अन्य शुरुआती माइक्रोप्रोसेसरों ने एक प्रोग्रामेबल लॉजिक एरे (PLA) का उपयोग करके निर्देशों को डिकोड किया जो कि रीड-ओनली मेमोरी के माध्यम से लागू होता है।


माइक्रोप्रोसेसर 6502।

निष्कर्ष

यह अपोलो ऑन-बोर्ड नियंत्रण कंप्यूटर का एक रोमांचक दौरा था। इसे ज्यादा नहीं खींचने के लिए, मैंने ADS के अतिरिक्त निर्देशों और कुछ नियंत्रण दालों (A2X, RG और WY) पर ध्यान केंद्रित किया। मुझे आशा है कि आपको इस बात का अंदाजा हो गया होगा कि नॉर्म वाल्व जैसे आदिम तत्वों से कंप्यूटर को कैसे इकट्ठा किया जाता है।

वास्तुकला का सबसे दृश्य भाग डेटा पथ है: एक अंकगणितीय मॉड्यूल, रजिस्टर और एक डेटा बस। एजीसी रजिस्टर NOR गेट्स से सरल ट्रिगर्स पर आधारित हैं। और हालांकि एजीसी अंकगणितीय मॉड्यूल केवल जोड़ ही सकता है, कंप्यूटर अभी भी संचालन के पूरे सेट को संभाल सकता है, जिसमें गुणा, विभाजन और बूलियन ऑपरेशन शामिल हैं।

हालाँकि, डेटा पथ कंप्यूटर का केवल एक भाग है। , , . , AGC, , .

, AGC , «», . , 60% 1963. AGC NOR-.


AGC , Tektronix