Intel Tremont - ऊर्जा दक्षता के लिए नया माइक्रोआर्किटेक्चर

लगभग प्रसिद्ध गोफर के साथ कहानी की तरह, इंटेल एटम को लंबे समय तक नहीं देखा गया है, लेकिन यह है। कम-खपत की आवश्यकता के लिए, लेकिन समय के साथ फुर्तीला प्रोसेसर केवल विभिन्न इंटरनेट की संख्या में वृद्धि के अनुपात में बढ़ता है। इस रास्ते में इंटेल की नई उपलब्धि ULP (अल्ट्रा लो पावर) आर्किटेक्चर थी, जो प्रोसेसर कोर के कई परिवारों में अपना आवेदन प्राप्त करेगा, जिसमें हम आज के बारे में बात कर रहे हैं - इंटेल ट्रेमोंट।



नया "एटम की तरह" पहले की तुलना में अधिक कोर बन गया है, क्योंकि जोर न केवल "प्रदर्शन / खपत" अनुपात में सुधार पर है, बल्कि बुद्धिमान प्रौद्योगिकियों की शुरूआत पर भी है, जो पहले प्रोसेसर कोर के इस वर्ग का दौरा नहीं करता था। विशेष रूप से, शाखा भविष्यवाणी एल्गोरिदम को शीर्ष पंक्ति से उधार लिया गया था।


Intel Tremont द्वारा डिज़ाइन किया गया। क्लिक करने योग्य

अन्य इंटेल Tremont विशेषताएं जो सीधे प्रदर्शन को प्रभावित करती हैं:

• यादृच्छिक निष्पादन के साथ 6 निर्देश डिकोडर,
• 10 कार्यकारी बंदरगाह
• दोहरी लोडिंग / अनलोडिंग कन्वेयर,
• एक मॉड्यूल में 4 कोर,
• L2 कैश 4.5 एमबी तक है।

इंटेल ट्रेमोंट फ्रंट एंड

कर्नेल फ़्रंट के बारे में कुछ और विस्तृत शब्द। जैसा कि पहले ही उल्लेख किया गया है, यह एक लंबे इतिहास के साथ एक 32-बाइट L1 / L2 कोर क्लास शाखा भविष्यवक्ता का उपयोग करता है। यादृच्छिक अभिगम प्रणाली 32 KB कैश का उपयोग करती है और प्रति चक्र 32 बाइट्स संसाधित करती है। X86 इंस्ट्रक्शन डिकोडिंग सिस्टम में 3 डिकोडर के दो क्लस्टर होते हैं जिनमें से प्रत्येक में बिना माइक्रोप्रेशन कैश के अनियंत्रित निष्पादन होता है। यदि आवश्यक हो (ऊर्जा बचाने के लिए), एकल-क्लस्टर योजना का उपयोग किया जा सकता है।

10 एक्ट्यूएटर्स में असाधारण निष्पादन और समानांतर अतिरेक की एक बड़ी इनपुट विंडो के साथ 7 पोर्ट का पूर्णांक भाग शामिल है, साथ ही हार्डवेयर एन्क्रिप्शन एईएस128 / एसएच 2525 के साथ 3 वेक्टर पोर्ट और एंड-फील्ड निर्देशों (गैलन फील्ड्स) के विस्तारित सेट के लिए समर्थन शामिल है। वैसे, यह याद रखने योग्य है कि पहले इंटेल एटम मॉडल में असाधारण प्रदर्शन बिल्कुल नहीं था। मेमोरी सबसिस्टम में कोड और डेटा के बीच साझा की गई 1024 प्रविष्टियों के लिए 32 KB डेटा कैश (उपयोग करने के लिए तीन लोड चक्र) और एक सहयोगी अनुवाद बफर (TLB) शामिल हैं। L2 कैश 1-4 कोर के बीच विभाजित है और इसका आकार 1.5 से 4.5 एमबी हो सकता है

अब Tremont में उपयोग की जाने वाली उन्नत तकनीकों के बारे में। इनमें शामिल हैं:

• त्वरक इंटरफ़ेस निर्देश - त्वरक के लिए सिंक्रनाइज़ेशन और कार्य आवंटन;
• इंटेल स्पीड शिफ्ट - ऑपरेटिंग आवृत्ति को नियंत्रित करते समय संवेदनशीलता में वृद्धि;
• इंटेल विश्वसनीय निष्पादन प्रौद्योगिकी और इंटेल बूट गार्ड - सिस्टम स्टार्टअप पर सुरक्षा;
• इंटेल कुल मेमोरी एन्क्रिप्शन - मेमोरी सामग्री को हमलों से बचाता है।

Intel Tremont माइक्रोआर्किटेक्चर वाले प्रोसेसर अगले साल उपलब्ध होंगे। पहले घोषणा की गई थी कि इन कोर को "बड़े" कोर सनी कोव के संयोजन में हाइब्रिड प्रोसेसर की संरचना में शामिल किया जाएगा।