सोलह Z80 पर घर का बना लैपटॉप ZedRipper

पागल घर का बना इंजीनियर क्रिस फेंटन की साइट से एक लेख



ZedRipper से मिलो, एक 16-कोर जानवर Z80 प्रोसेसर द्वारा संचालित 83 MHz पर चल रहा है, क्योंकि यह अव्यावहारिक है। मस्ती के लिए कंप्यूटर को इकट्ठा करने और एक साथ कई इच्छाओं को पूरा करने का यह मेरा सबसे हालिया प्रयास है:

• अंत में, विशाल FPGA का उपयोग करें, जो मेरे साथ बेकार पड़ा था।
• लोहे के दृष्टिकोण से मल्टीटास्किंग के मुद्दे पर संपर्क करते हुए, कंप्यूटर बनाने का एक वैकल्पिक इतिहास खेलें।
• एक कंप्यूटर इकट्ठा करें जिस पर मैं ट्रेन पर काम करने के तरीके पर अजीब छोटे कार्यक्रम लिख सकता था।
• एक मंच इकट्ठा करें जिस पर कंप्यूटर वास्तुकला के साथ अपेक्षाकृत सरल प्रयोग किए जा सकते हैं।

ग्लैमरस तस्वीरें

यदि आपके पास अव्यवहारिक कंप्यूटर वास्तुकला के बारे में पाठ की एक शीट पढ़ने का समय नहीं है ...

तो यह जानवर क्या है?

ZedRipper CP / M 2.2 के साथ सबसे अच्छे कंप्यूटर के निर्माण के प्रयास का परिणाम है:

• 16 Z80 प्रोसेसर 83.33 मेगाहर्ट्ज की आवृत्ति पर काम कर रहे हैं।
• प्रत्येक Z80 के लिए 64 KB समर्पित मेमोरी।
• ANSI- संगत टर्मिनल त्वरक 16 आउटपुट के साथ।
• सभी प्रोसेसर और डिवाइस 83 मेगाहर्ट्ज पर पूरी तरह से सिंक्रोनस यूनिडायरेक्शनल रिंग नेटवर्क से जुड़े हुए हैं।
• एसडी कार्ड पर 128 एमबी ड्राइव (सीपी / एम में 16 x 8 एमबी ड्राइव)।
• एक "सर्वर" कर्नेल जो सीपी / एम 2.2 में बूट होता है और सीपी / नेट फ़ाइल सर्वर चलाता है (कंप्यूटर पर टर्बो पास्कल 3 में लिखा है!), जो एसडी कार्ड को साझा एक्सेस प्रदान करता है।
• 15 "ग्राहक" गुठली ROM से सीपी / एनओएस का शुभारंभ। प्रत्येक ग्राहक के पास एक सामान्य रिपॉजिटरी तक पहुंच होती है, और हर कोई अन्य सीपीएन के साथ संसाधनों के लिए प्रतिस्पर्धा किए बिना किसी भी सीपी / एम 2.2 कार्यक्रम चला सकता है।

एक और सड़क

क्या यह शतरंज और प्लैनेटफॉल है जो मुझे मेरे टर्बो पास्कल संपादक से विचलित करता है?

Kaypro में पोर्टिंग गेम्स के साथ अपने रोमांच के बाद, मुझे 40 साल पहले इस आदिम ऑपरेटिंग सिस्टम की आश्चर्यजनक रूप से गर्म छाप मिली थी, और मुझे एक विचार था कि मैंने विकसित करने का फैसला किया: क्या होगा अगर कहानी विपरीत दिशा में बदल गई, और पीसी चली जाएगी कई सीपीयू के साथ विकास के रास्ते तुरंत? 1980 के दशक में भी, प्रोसेसर खुद (और जल्द ही रैम) अपेक्षाकृत सस्ते थे, लेकिन पीसी मल्टीटास्किंग केवल लंबाई में कटौती पर आधारित था जब एक बड़े संसाधन (रैम या सीपीयू) को प्रतिस्पर्धी कार्यक्रमों के बीच विभाजित किया गया था। आयरन इस के साथ सामना नहीं कर सकता था (और ओएस पर अच्छी तरह से व्यवहार करने के लिए प्रोग्राम प्राप्त करना बहुत मुश्किल था जैसे कि डॉस) जब तक कि हम 386 एस और कंप्यूटर में 4 एमबी से अधिक मेमोरी के साथ नहीं चले गए।

कंप्यूटर के साथ अपने ऐतिहासिक शौक के दौरान, मेरे लिए कुछ बहुत ही दिलचस्प रहा: विकास के शुरुआती दौर में, सीपी / एम ओएस ने सीपी / नेट नामक एक "नेटवर्क" संस्करण का समर्थन किया। ज्यादातर लोग आज भी उसके विचार को जानते हैं - कार्यालय में बड़ी ड्राइव और प्रिंटर के साथ एक या दो "वास्तविक" मशीनें लगाने के लिए, जिनके संसाधनों को पतले ग्राहकों, सीपीयू और रैम के साथ टर्मिनलों के बीच साझा किया जाएगा। प्रत्येक उपयोगकर्ता काम करेगा जैसे कि उसके पास अपनी मशीन है जो CP / M पर चल रही है और बड़े डिस्क और प्रिंटर तक पहुंच है।

जैसा कि मैंने उल्लेख किया है, CPU और RAM (आमतौर पर Z80 में 64 KB DRAM था) विशेष रूप से महंगे नहीं थे, लेकिन एक उपयोगी कंप्यूटर (ड्राइव, प्रिंटर, मॉनिटर, ..) बनाने के लिए आवश्यक सभी बाहरी पर्बल्स को कुल लागत तक जोड़ा गया। उस समय, एक कंप्यूटर में कई सीपीयू / रैम को जोड़ने के लिए एक उपयोगकर्ता को कई सीपीयू और रैम के साथ एक उपयोगकर्ता प्रदान करने के लिए कुछ हद तक पतनशील दृष्टिकोण लगता था। यहां तक ​​कि CP / M, MP / M OS के लिए लंबाई की लंबाई को विभाजित करने का तरीका है।

मैंने पाया कि Exidy इसके सबसे करीब था - 1981 में उन्होंने अपनी मल्टी-नेट 80 मशीन जारी की, जिसमें 16 कार्ड तक जोड़े जा सकते थे, जिनमें से प्रत्येक में Z80 और RAM थी। हालाँकि, इसे 16 व्यक्तिगत उपयोगकर्ताओं के लिए काम करने के लिए डिज़ाइन किया गया था, न कि एक एकल उपयोगकर्ता के काम के लिए जिसने एक साथ 16 प्रोग्राम लॉन्च किए।


इतने पास ...

तेजी से 40 साल आगे - ट्रांजिस्टर वास्तव में कीमत में गिर गए हैं। प्रयोगशाला के बंद होने के बाद, मुझे कई राक्षसी FPGAs (स्ट्रैटिक्स IV 530GX) विरासत में मिलीं, और मुझे लगा कि उनमें से किसी एक के साथ ऐसा करना काफी दिलचस्प होगा। कुछ बिंदु पर, मैं ग्रांट सियार मल्टी-कॉम्प द्वारा एक बहुत ही दिलचस्प परियोजना के पार आया, और सीपी / एम और एक सीपीयू के साथ काम करने वाली मशीन को इकट्ठा करना काफी आसान था। लेकिन मुझे और जरूरत थी। मैंने यह देखने का फैसला किया कि क्या मैं वास्तविक मल्टीटास्किंग के साथ CP / M पर एक मल्टी-कोर मशीन बना सकता हूं - कुछ भी मुश्किल नहीं, बस क्रूर बल।

हम सॉफ्टवेयर को कॉन्फ़िगर और लॉन्च करते हैं

इस परियोजना में, मैंने मुख्य रूप से हार्डवेयर पर ध्यान केंद्रित किया, और कोडांतरक में कोड की एक भी पंक्ति नहीं लिखी। CPU 0 सीधे ROM से लोड होता है, जिसे मैंने अनुदान से लिया था, और शेष नोड्स 4KB CP / NOS ROM से लोड किए गए हैं, जो मैंने अटारी सिम्युलेटर से लिया था।

दोनों रोम एक मानक इंटरफ़ेस के माध्यम से एक सीरियल टर्मिनल के लिए कनेक्शन की प्रतीक्षा करते हैं, जबकि सीपी / एनओएस क्लाइंट एक सर्वर से जुड़े दूसरे सीरियल पोर्ट की उम्मीद करते हैं। इतने बड़े FPGAs पर अपने तर्क को डिजाइन करना आसान है। मैंने अपना पता डिकोडिंग लॉजिक विकसित किया, जिसके लिए प्रत्येक सीपीयू के लिए जेड-रिंग एड्रेस मैपिंग योजना में दिखाई देता है जहां आवश्यक हो।

अंदर

ZedRipper का दिल इन विशाल स्ट्रैटिक्स IV 530GX FPGAs में से एक है। HSMC कार्ड का उपयोग प्रदर्शन के लिए किया जाता है, कीबोर्ड नियंत्रक से डेटा प्राप्त करने और एसडी कार्ड से कनेक्ट करने के लिए। फर्मवेयर को डाउनलोड करने के लिए ईथरनेट का उपयोग किया जाता है, इसलिए मामले के किनारे पर एक ऐसा पोर्ट होता है, साथ में एसडी कार्ड एडॉप्टर और बाहरी सीरियल पोर्ट के लिए एक स्लॉट (अभी तक उपयोग नहीं किया गया है)।

कीबोर्ड और नियंत्रक

अग्रभूमि में कीबोर्ड और छेद, जहां बाद में एक पोजिशनिंग डिवाइस स्थापित किया जाएगा

मेरे पास एक कॉम्पैक्ट PS / 2 कीबोर्ड पड़ा था (लैपटॉप के साथ मेरी पुरानी परियोजनाओं में से एक), और मैं इसे अपने FPGA के 2.5 V I / O से जोड़ना चाहता था। मैंने आसान रास्ता तय किया, और बंडल में एक Teensy 2.0 माइक्रोकंट्रोलर को जोड़ा।


कीबोर्ड के निचले भाग में गर्म गोंद नियंत्रक

इसने एएससीआईआई में पीएस / 2 का अनुवाद करना संभव बनाया, साथ ही अतिरिक्त सुविधाओं में से कुछ अतिरिक्त कुंजी (एफ 1-एफ 12) को टर्मिनल कमांड के "मैजिक" दृश्यों में आसानी से चिह्नित किया। नियंत्रक तब UART के लिए 9600 बॉड में Z80 बाइट्स प्रदान करता है (एक साधारण वोल्टेज विभक्त का उपयोग करके जो FPGA के लिए 5 V से 2.5 V बदल जाता है)। यह देखते हुए कि यह परियोजना मेरी कार्यशाला में पड़ी विभिन्न बकवास से इकट्ठा की गई थी, यह एक सुविधाजनक समाधान था जिसने काम में खुद को अच्छी तरह से दिखाया।

प्रदर्शन

लोडिंग स्क्रीन, सर्वर ऊपरी बाएं कोने में चल रहा है, और तीन अलग-अलग उपयोगकर्ता प्रोग्राम अलग-अलग कर्नेल पर काम करते हैं

प्रदर्शन विशेषताएं: 1280 × 800 10.1 800, और यह वीजीए को समझता है। FPGA 64 रंगों (R2G2B2) को वितरित करने के लिए प्रतिरोधों के एक सरल नेटवर्क का उपयोग करता है। प्रदर्शन के लिए 83.33 मेगाहर्ट्ज (1280 × 800 @ 60 हर्ट्ज) के टाइमर की आवश्यकता होती है, इसलिए सादगी के लिए पूरा सर्किट इस आवृत्ति पर संचालित होता है।

ग्रांट की परियोजना, मल्टीकम्प में एक सरल एएनएसआई-संगत टर्मिनल के लिए वीएचडीएल कोड था। मैंने वेरिलॉग पर इसके तर्क को फिर से लिखा, और फिर एक जेड-रिंग नोड के माध्यम से जुड़े 16 स्वतंत्र टर्मिनलों के समर्थन के साथ एक वीडियो नियंत्रक विकसित किया। 1280 × 800 डिस्प्ले को 160x50 अक्षरों (8x16 फ़ॉन्ट के साथ) का प्रदर्शन माना जाता है, और प्रत्येक टर्मिनल 80x25 "स्प्राइट" के रूप में काम करता है जिसे स्क्रीन पर कहीं भी स्थानांतरित किया जा सकता है (प्राथमिकताओं की सूची के साथ जो टर्मिनल रेंडरिंग अनुक्रम को समायोजित करता है)। चूंकि प्रत्येक टर्मिनल दूसरों के स्वतंत्र रूप से संचालित होता है, इसकी अपनी राज्य मशीन होती है, जिसमें पात्रों के लिए 2 KB रैम और "विशेषताओं" (रंग जानकारी संग्रहीत करने के लिए) के 2 KB होते हैं। प्रत्येक वर्ण 4-बिट पृष्ठभूमि और वर्ण रंगों का समर्थन करता है। चूंकि सभी टर्मिनलों में एक ही इंडेंटेशन वर्ण होना चाहिए, और एक 8x16 सेल में केवल एक ही वर्ण हो सकता है, सभी टर्मिनल एक ही 2 KB ROM का उपयोग कर सकते हैं जिसमें एक फ़ॉन्ट होता है। सामान्य तौर पर, डिस्प्ले लॉजिक लगभग 66 KB ब्लॉक रैम का उपयोग करता है।

सामान्य तौर पर, मुझे अपने सीपी / एम टर्मिनलों के लिए एक बहुत ही सरल विंडो मैनेजर मिलता है, जो हार्डवेयर के कारण लगभग पूरी तरह से काम करता है। यह अनुसंधान के लिए सबसे अमीर क्षेत्रों में से एक है - अब तक, केवल सर्वर सीपीयू टर्मिनलों को पुनर्व्यवस्थित करने में सक्षम है, लेकिन मेरे पास एक माउस जैसे पोजिशनिंग डिवाइस को जोड़ने की दूरगामी योजना है, जो केवल हार्डवेयर का उपयोग करके, खिड़कियों को खींचकर और डिस्प्ले की प्राथमिकता को बदलने की अनुमति देता है।

चूंकि टर्मिनल नियंत्रक Z- रिंग नोड्स में से एक है (और Z80 में से किसी के लिए इस इंटरफ़ेस को पुनर्निर्देशित करना बहुत ही सरल है), भविष्य की योजनाओं के बीच "पूर्ण-स्क्रीन" टर्मिनल 160x50 (संभवतः "पृष्ठभूमि") के रूप में जोड़ना संभव है, और एक वास्तविक प्रदर्शन 1280x800x64 बोर्ड पर तेजी से बाहरी SRAM के साथ रंग।

जेड की अंगूठी

Z80 के एक गुच्छा को एक साथ कैसे रखा जाए? अपने काम पर, मैंने दृढ़ता से एक बात सीखी: नेटवर्क विकसित करना मुश्किल है। इस नेटवर्क के समग्र उद्देश्य थे:

• सरल कार्यान्वयन।
• सरल इंटरफ़ेस
• मनमानी विस्तार।
• पर्याप्त प्रदर्शन।

जैसा कि मैंने पहले ही उल्लेख किया है, मेरे Z80s सीरियल पोर्ट से जुड़ने की उम्मीद करते हैं, इसलिए इंटरफ़ेस करना बहुत सरल था - इसे सीरियल पोर्ट के रूप में प्रच्छन्न होना था! अनिवार्य रूप से, जेड-रिंग एक समकालिक, यूनिडायरेक्शनल रिंग नेटवर्क है जो प्रवाह को नियंत्रित करने के लिए "क्रेडिट" का उपयोग करता है। प्रत्येक नोड में नेटवर्क में प्रत्येक अन्य नोड्स के लिए 1-बाइट आने वाली बफर है। एक रीसेट के बाद, प्रत्येक नोड में शेष नेटवर्क नोड्स में से प्रत्येक के लिए 1 "क्रेडिट" है। योजना को मानकीकृत किया गया है, इसलिए यह बहुत ही कम राशि के तर्क के साथ आसानी से सैकड़ों नोड्स के लिए स्केलेबल है, हालांकि आज जेड-रिंग 32 नोड्स तक का समर्थन करता है (इसलिए, प्रत्येक नोड को 32-बाइट बफर की आवश्यकता होती है)।

"बस" में एक वैधता बिट, एक "स्रोत" आईडी, एक "लक्ष्य" आईडी और 1-बाइट पेलोड (19 बिट) शामिल हैं। मुझे लगता है कि टीटीएल तर्क का उपयोग करके इसे लागू करना काफी सरल होगा (यदि कोई व्यक्ति 1981 में विफल हो गया था और एक FPGI नहीं मिला होगा)। प्रत्येक "नोड" में बस ट्रिगर के लिए 2 पाइपलाइन हैं - 0 और 1 चरण - और जब आप एक संदेश दर्ज करते हैं, तो यह 0 वें चरण के खाली होने तक प्रतीक्षा करता है, और फिर 1 में विलीन हो जाता है। संदेश स्रोत नोड पर दर्ज किए जाते हैं और जब तक वे लक्ष्य तक नहीं पहुंच जाते, तब तक रिंग के चारों ओर यात्रा करते हैं, जिसके बाद वे खुद को उपयुक्त बफर में पाते हैं और डेटा तत्परता ध्वज को अपडेट करते हैं। जब प्राप्त नोड बफ़र को पढ़ता है, तो यह मूल संदेश को फिर से दर्ज करता है, जो "क्रेडिट" को वापस करने तक रिंग के चारों ओर यात्रा करना जारी रखता है। यदि आप पैकेज को किसी गैर-मौजूद पते पर भेजते हैं, तो ऋण पूर्ण चक्र के बाद स्वचालित रूप से वापस आ जाएगा।

चूंकि अंगूठी पर प्रत्येक स्टॉप में दो कन्वेयर चरण होते हैं, और कोई पीछे दबाव नहीं होता है, प्रत्येक संदेश 2 * (नोड्स की संख्या) वितरण चक्र से अधिक नहीं लेता है। वर्तमान कार्यान्वयन में 17 नोड्स (16 सीपीयू + डिस्प्ले / कीबोर्ड कंट्रोलर) हैं, और यह 12 एनएस के टाइमर पर काम करता है, इसलिए एक संदेश देने और ऋण वापस करने में लगभग 400 एनएस लगते हैं। डिस्प्ले कंट्रोलर एक आगमन दर के साथ ट्रैफ़िक भेज सकता है, इसलिए प्रत्येक सीपीयू के पास अपने टर्मिनल पर 2-2.5 एमबी / एस बैंडविड्थ है (सभी 16 सीपीयू प्रदान करने के लिए बस पास पर्याप्त है), जो टर्मिनलों के लिए काफी है।

वर्तमान कॉन्फ़िगरेशन में, सब कुछ ठीक काम करता है, लेकिन आप कुछ स्पष्ट सुधार कर सकते हैं:

• प्राप्त बफ़र्स को गहरा करने के लिए, जो नोड्स के थ्रूपुट को बढ़ाएगा - एफपीजीए पर 1 केबी रैम के कई मुफ्त ब्लॉक हैं, जो 32 क्रेडिट के साथ 32 नोड्स का समर्थन करेंगे, इसलिए सिद्धांत रूप में प्रत्येक सीपीयू बस को संतृप्त कर सकता है।
• पता मोड के लिए समर्थन जोड़ें। 16-बिट (या अधिक) पते जोड़ने से मेमोरी (डीएमए) तक सीधी पहुंच हो जाएगी (और प्रत्येक नोड में डीएमए जोड़ना सरल होगा)। FPGA में अतिरिक्त हार्डवेयर (स्थिर रैम के कुछ मेगाबाइट्स और DDR3 के गीगाबाइट के बारे में) की एक बड़ी मात्रा है।
• नोड्स के बीच प्रवाह नियंत्रण (और बफरिंग) जोड़ें।

लेकिन यह सब बेहतर समय तक इंतजार कर सकता है।

पावर!

FPGA के साथ डिबगिंग बोर्ड के लिए 12-20 V इनपुट पावर की आवश्यकता होती है, डिस्प्ले को 12 V की आवश्यकता होती है, और कीबोर्ड और कंट्रोलर को 5 V की आवश्यकता होती है। यह सुविधाजनक है कि FPGA में 3.3, 5 और 12 V कंट्रोलर हैं, जिससे कनेक्ट करना बहुत आसान है, इसलिए FPGA 5000 mAh पर 14.4 V के वोल्टेज के साथ लिथियम-पॉलिमर बैटरी से सीधे बिजली प्राप्त करता है, और फिर अन्य सभी उपकरणों को बिजली वितरित करता है। कठिनाइयों में से एक यह था कि मैं चार्ज करने के लिए हर बार लैपटॉप को अलग नहीं करना चाहता था, लेकिन बैटरी में एक सामान्य + / - पावर कनेक्टर, साथ ही एक "बैलेंसिंग" कनेक्टर था जो प्रत्येक व्यक्तिगत सेल से जुड़ा था। मेरा अपूर्ण समाधान यह है कि पावर बटन FPGA पावर और चार्जिंग कनेक्टर के बीच बैटरी कनेक्शन को एक स्लाइडिंग कवर द्वारा बंद कर दिया गया है। बहुत सुविधाजनक नहीं है, लेकिन आप बस ढक्कन को स्लाइड कर सकते हैं और हेक्स कुंजियों का उपयोग किए बिना उन्हें कनेक्ट करने के लिए कनेक्टर्स को वहां से बाहर निकाल सकते हैं।


चार्ज करना अजीब लगता है

मैंने बैटरी का पूरी तरह से परीक्षण नहीं किया है, लेकिन यह कम से कम 3 घंटे तक चलती है (जो मेरी ट्रेन की सवारी को कवर करने के लिए पर्याप्त से अधिक है)। सबसे अधिक संभावना है, यह उपभोग के किसी भी अनुकूलन के बिना लगभग 6 घंटे तक चलेगा। यह चार्जिंग के रूप में एक ही समय में उपयोग का समर्थन नहीं करता है, लेकिन लैपटॉप बैटरी पावर पर लंबे समय तक चलता है ताकि यह कोई समस्या न हो।

आवास

मानक "हैकर" डिजाइन का मामला 3 डी प्रिंटर पर मुद्रित 3 मिमी लेजर कटिंग प्लाईवुड और प्लास्टिक का एक संयोजन है। मैं स्क्रीन को टिका देता हूं, इसलिए वास्तव में यह साधारण, यद्यपि कुछ धीमा, लैपटॉप जैसा लगता है। मैं इसे 1980 के दशक का रूप देना चाहता था, इसलिए स्क्रीन के ऊपरी कोने क्रे की तरह थोड़ा सा हैं, और नकली चमड़े का स्टैंड कलाई के नीचे बनाया गया है। लेजर-कट प्लाईवुड का किनारा हाथों के लिए बहुत अप्रिय है, इसलिए यह स्टैंड आश्चर्यजनक रूप से कार्यात्मक था।

गति

मैंने विशेष रूप से CP / M के लिए एक भी बेंचमार्क की कोशिश नहीं की है (मुझे लगता है कि वे ऐसा करते हैं, लेकिन मैंने विशेष रूप से इसके लिए नहीं देखा है)। चूंकि यह मशीन टर्बो पास्कल में कार्यक्रम लिखने के लिए बनाई गई थी, इसलिए मैंने गति के लिए कई सूक्ष्म परीक्षण किए। यह प्रति सेकंड 15-35 K फ्लोटिंग पॉइंट ऑपरेशंस (टीपी में 48-बिट रियल टाइप का उपयोग करके), और प्रति सेकंड लगभग 1 मिलियन पूर्णांक ऑपरेशन (16-बिट इंटेगर प्रकार के साथ) हुआ। 8-बिट सीपीयू और एक सुविधाजनक पर्याप्त प्रोग्रामिंग वातावरण के लिए बुरा नहीं है।

भविष्य के लिए एक दिलचस्प परियोजना फ्लोटिंग प्वाइंट संचालन के लिए एक त्वरक का विकास हो सकता है।

FPGA का प्रस्ताव

सभी तर्क, जैसा कि मैंने पहले ही कहा था, बल्कि हल्का है, और चिप संसाधनों के केवल 7% का उपभोग करता है (हालांकि कुल ब्लॉक रैम का 40% और M144k रैम का 100%)।

• संयुक्त ALUTs 31,808 / 424,960 (7%)
• मेमोरी ALUTs 0 / 212,480 (0%)
• समर्पित तर्क 10,231 / 424,960 (2%) पंजीकृत करता है
• तर्क उपयोग 10%
• कुल रजिस्टर 10231
• कुल ब्लॉक मेमोरी बिट्स 9,005,056 / 21,233,664 (42%)
• DSP 18-बिट तत्वों को 0 / 1,024 (0%) ब्लॉक करता है

भविष्य की योजना

मेरी तत्काल योजनाओं में (अर्थात, लोहे पहले से ही कार्यशाला में है, आपको बस सोल्डर करने का समय खोजने की आवश्यकता है):

• यह सब रंग। लैपटॉप प्लाईवुड से बना है, और मैं वास्तव में इसे कुछ के साथ कवर करना चाहता हूं।
• जॉयस्टिक पोजिशनिंग डिवाइस इसे कीबोर्ड कंट्रोलर से कनेक्ट करें।
• बैटरी ट्रैकिंग। कीबोर्ड कंट्रोलर पर एडीसी बैटरी को ट्रैक करना आसान बनाता है, ताकि मैं यह समझ सकूं कि चार्ज किस स्तर पर है।
• WiFi - मेरे पास Zimodem को लॉन्च करने के लिए ESP32 है! एक्सेस प्वाइंट मोड में फोन के साथ मिलकर, यह मुझे चलते-फिरते ऑनलाइन होने की अनुमति दे सकता है। CP / M के लिए अच्छे टर्मिनल अनुप्रयोग हैं, लेकिन IRC क्लाइंट या एक साधारण वेब ब्राउज़र की तरह कुछ लिखना अच्छा होगा। आधुनिक लिनक्स कंप्यूटर के लिए Kermit फाइल ट्रांसफर प्रोटोकॉल का उपयोग करना भी सुविधाजनक होगा।
• सीरियल पोर्ट, बाहर से सुलभ, किसी अन्य मशीन से कनेक्ट करने के लिए (इसके लिए एक कनेक्टर पहले से ही मुद्रित किया गया है, इसे केवल सोल्डर करने की आवश्यकता है)।
• एलईडी वर्तमान स्थिति का संकेत है। उसके लिए, पहले से ही एक छेद है - अब मैं इसे एसडी कार्ड के एक्सेस सिग्नल से कनेक्ट करने की योजना बना रहा हूं।

लंबी अवधि में, मैं विभिन्न लोहे के विचारों की प्रतीक्षा कर रहा हूं, जो कि प्रयोग करने में मजेदार होंगे:

• आप Z80 को कितना ओवरक्लॉक कर सकते हैं? पहला कदम पिक्सेल टाइमर से प्रोसेसर की गति को खोलना है, हालांकि यह Z80 (पाइपलाइनों, रजिस्टर नाम बदलने, संक्रमण पूर्वसूचक, आदि) के लिए आधुनिक कंप्यूटर तकनीकों को लागू करने की कोशिश करना भी दिलचस्प होगा।
• फ्लोटिंग पॉइंट ऑपरेशन जैसी चीजों के लिए विशेष त्वरक जोड़ना दिलचस्प हो सकता है। चिप पर 1024 अप्रयुक्त डीएसपी ब्लॉक हैं, और मुझे लगता है कि किसी ने भी टीपी में 48-बिट रियल प्रारूप के लिए एक त्वरक बनाने की कोशिश नहीं की है।
• मौजूदा लोहे का उपयोग करें! मेरे पास अभी भी अप्रयुक्त मेमोरी का एक गुच्छा है, अर्थात्:
  
  
  • 64 बिट डेटा बस के साथ 512 एमबी डीडीआर 3 एसडीआरएएम
  • 16 बिट डेटा बस के साथ 128 एमबी डीडीआर 3 एसडीआरएएम
  • 18 बिट डेटा बसों के साथ दो 4 एमबी QDR II + SRAMs
  • 64 एमबी फ्लैश
  • 2 एमबी एसएसआरएएम
  
  
• वीडियो को सुधारें! पहला चरण "पूर्ण-स्क्रीन" टर्मिनल 160x50 के लिए समर्थन जोड़ना है, और एक नियमित टर्मिनल 80x2 2 बार स्केल करने की क्षमता है। बाहरी SSRAM का उपयोग करने से बस 1280 × 800 @ 6-बिट मोड जुड़ जाएगा।
• वर्तमान टर्मिनल की क्षमताओं का विस्तार करें। मुझे लगता है कि मैं ADM-3A (और ग्राफ़िक्स सपोर्ट) जैसे टर्मिनल के साथ संगतता जोड़ सकता हूं, जिसका उपयोग Kaypro / 84 में किया जाता है, तो मेरे पास सॉफ्टवेयर की एक विस्तृत श्रृंखला तक पहुंच होगी (और मुझे DD9 को पोर्ट नहीं करना होगा)।

परिणाम

अब तक, कार केवल कुछ दिनों के लिए काम कर रही है, लेकिन मैं कह सकता हूं कि मुझे वास्तव में सब कुछ पसंद है। स्क्रीन अच्छी और स्पष्ट है, कीबोर्ड बड़ा और आरामदायक है, शरीर भारी है, लेकिन इसका वजन बहुत कम है (और बैकपैक में फिट बैठता है)। एक ट्रेन में काम करने के लिए लैपटॉप आश्चर्यजनक रूप से एर्गोनोमिक भी था।

मुझे लगता है कि मैं सही रास्ते पर हूं। टीपी पर कोड डिबगिंग के दौरान नोट्स लेने के लिए एक विंडो में एक टेक्स्ट एडिटर खोलने की क्षमता बेहद सुविधाजनक है (या जोर्क खेलते समय नोट्स लेने की क्षमता!)। यह महसूस किया जाता है कि सीपी / एम पर आधारित कम लागत वाले मल्टीटास्क कंप्यूटरों के निर्माण के लिए ऐसा दृष्टिकोण मौजूद हो सकता है।

उसी का निर्माण करना चाहते हैं?

अब तक, मेरे पास मशीन से फाइलें प्राप्त करने का एक आसान तरीका नहीं है, इसलिए सॉफ्टवेयर का सबसे उपयोगी हिस्सा (टर्बो पास्कल में लिखा सीपी / नेट फ़ाइल सर्वर) फंस गया है। हमारे साथ बने रहें और बने रहें (या मुझे एक ईमेल लिखें यदि आप बिल्कुल इंतजार नहीं कर सकते हैं)। - , , XXI github. , « ».