Cadence akan menghadirkan Genus di seminar tentang pengembangan chip di St. Petersburg dan Zelenograd

Berita dari organisasi yang bersahabat (Cadence, MIET, ITMO, NPC Elvis, dan lainnya):

Cadence Design Systems, salah satu dari dua perusahaan dunia terbesar di bidang otomatisasi pengembangan microchip, akan mengadakan seminar pada 15-16 Oktober di Moscow Institute of Electronic Technology (MIET) di Zelenograd dan St. Petersburg Universitas ITMO, di mana (menurut pengalaman perjalanan saya pada tahun 2012), para siswa sangat memahami Verilog dan sistem pada sebuah chip.

Tiga perusahaan Rusia Elekropribor, NIIMA Progress dan SPC Elvis juga akan ambil bagian dalam seminar. Lihat artikel tentang kerjasama dengan Imagination Technologies dari pusat penelitian dan pengembangan Elvis terkait dari organisasi Elvis-Neotech di situs web Rusnano.

Di antara presentasi, saya pribadi merekomendasikan untuk melihat alat sintesis Genus baru - saya melihat dan memotret presentasinya pada bulan Juni di Design Automation Conference di San Francisco:







Pengumuman yang saya terima tentang seminar Rusia ada di bawah ini. Dalam foto di sebelah kanan, saya menentang latar belakang gedung MIET di Zelenograd selama perjalanan di MIPS Technologies pada tahun 2011. Di sana, orang-orang dari Cadence akan mengadakan salah satu lokakarya:

Cadence Technology Days 15- 16- . : kustarev@yandex.ru. : dsd@miee.ru.

: , .. 14 Β« Β»

:

Technology day at ITMO – Seminar Title:
Virtual Model Prototyping, High Level Synthesis, Synthesis and Digital Implementation by Cadence

9:15 – 9:45 Welcome and Cadence Overview
9:45 – 11:15 Cadence: Virtual Model Prototyping
11:15 -11:30 Break
11:30 – 12:30 Cadence: High Level Synthesis
12:30 – 13:30 Lunch
13:30 – 14:30 Cadence: Genus the new synthesis solution
14:30 – 15:30 Cadence: Innovus – state of the art digital implementation
15:30 – 15:45 Break
15:45 – 16:45 β€œΒ» β€” experience with Cadence tools
16:45 – 17:45
17:45 – 18:15 Round table and open discussions with the speakers

:

09:00 – 09:15 .
09:15 – 09:45 Cadence; 0:30 hour.
09:45 – 11:15 Cadence: Virtual Model Prototyping
11:15 – 11:30 – .
11:30 – 12:30 Cadence: High Level Synthesis
12:30 – 13:30 .
13:30 – 14:45 Cadence: Genus the new synthesis solution
14:45 – 15:00 – .
15:00 – 16:15 Cadence: Innovus – state of the art digital implementation
16:15 – 16:45 Β« «» – Cadence
16:45 – 17:15 «» – Cadence Incisive .
17:15 – 18:00 , .


Cadence. MIPS microAptiv UP MIPSfpga SimVision:

Source: https://habr.com/ru/post/id384913/


All Articles