29 Maret, seorang insinyur bernama Gerard Williams III mengundurkan diri dari Apple. Berita ini segera diterbitkan oleh CNET dan tiga lusin publikasi lain di seluruh dunia, tidak hanya teknis, tetapi juga keuangan. Apa yang dilakukan insinyur ini bahwa kepergiannya menyebabkan kegembiraan di antara para spekulan saham? Dia telah merancang prosesor di Apple iPhone selama 9 tahun, sebelum itu dia telah bekerja di ARM selama 12 tahun, sebelum itu dia merancang DSP di Texas Instruments, dan sebelumnya dia mengembangkan sirkuit FPGA di Intel. Di semua tempat ia menggunakan teknologi desain pada tingkat transfer register, menggunakan bahasa deskripsi perangkat keras Verilog dan VHDL.
Contoh lebih dekat ke Rusia? Di foto kanan: Ilya Neganov, Muscovite yang berusia 25 tahun, mengambil buku Harris & Harris pada tahun 2011 (versi terbaru dapat diunduh di
sini atau di
sini ), merancang prosesor sederhana, sekarang berfungsi di Apple, desain pada GPU veril, terbang dengan pesawat terbang pada akhir pekan. Berikut adalah beberapa pengantin baru dari St. Petersburg yang dirancang pada kamera dan pemrosesan gambar FPGA dari kamera dan menerima hadiah di kontes Innovate FPGA. Mereka menghabiskan bulan madu mereka di kantor pusat Intel di Santa Clara. Kawan-kawan selanjutnya dari Kiev, dua di antaranya memenangkan perunggu di final Innovate FPGA Eropa. Dan akhirnya, dua anak sekolah, dari kelas 5 dan 9, yang melakukan latihan pertama mereka dengan microcircuits dari tingkat kecil integrasi di papan tempat memotong roti, dan kemudian melanjutkan ke latihan di Veril dan FPGA.
Ini adalah lima poin pada lintasan dari siswa ke Gerard Williams yang Ketiga. Lintasannya agak berat, karena penghalang awal untuk memasuki desain sirkuit mikro digital lebih tinggi daripada memasuki pemrograman. Dalam posting ini kita akan berbicara tentang bagaimana memfasilitasi bagian awal lintasan untuk siswa Rusia dan lainnya.
Dalam dua minggu ini, sekelompok rekan dari RUSNANO, Wave Computing, MIET, IVA Technologies, HSE MIEM, Amperka, Penerbit House DMK-Press mengadakan acara berikut: Pertama, siswa mengambil kursus online teoretis (bagian
dari transistor ke microcircuit ,
sisi logis digital) sirkuit " ,
" Sisi fisik sirkuit digital " ), di mana mereka berkenalan dengan apa yang disebut rute RTL2GDSII - sekelompok teknologi yang digunakan insinyur di perusahaan elektronik untuk merancang chip. Kemudian kami melakukan
kelas-kelas praktis dengan sirkuit mikro logika FPGA yang dapat dikonfigurasi ulang . Dengan cara ini, misalnya, ia mengajar MIT di kursus 6.111, tetapi kami mencobanya dalam bentuk yang sangat mendasar untuk anak sekolah dari jenis olimpiade.
Kursus teoretis ini penting agar tidak menghabiskan waktu pada kursus praktis yang menjelaskan teori desain pada tingkat transfer register, tetapi cukup menghabiskan tiga malam dua jam bermain dengan kartu FPGA, yang kemudian dapat Anda bawa. Juga, kursus teori menghubungkan latihan FPGA ke produk massal yang menggunakan chip ASIC.
Kursus praktis akan menjadi percobaan lain (yang sebelumnya dilakukan oleh guru yang berbeda di Nizhny Novgorod, Kiev, Alma-Ata, Kazakhstan, Minsk, Novosibirsk, Tomsk dan Irkutsk) untuk mengetahui bagaimana membuat latihan dengan Verilog dan FPGA yang menarik dan berguna bagi pemula.
Apakah layak untuk melakukan latihan dengan FPGA dengan sirkuit mikro dengan tingkat integrasi yang kecil? Ada beberapa pendapat berbeda tentang masalah ini: Ilya Kudryavtsev, Dekan Universitas Samara, percaya bahwa itu tidak sepadan, lebih baik segera memberikan teknologi terbaru pada 2019, daripada CMOS 4000 kuno di papan tempat memotong roti, yang relevan 50 tahun yang lalu. Stanislav Zhelnio, seorang insinyur desain neurochip di IVA Technologies, percaya bahwa itu layak, karena jika tidak siswa menganggap FPGA sebagai mikrokontroler lain seperti Arduino, tetapi hanya dengan Verilog bahasa pemrograman yang aneh. Bahkan, seorang siswa atau siswa harus segera menyadari dengan jelas bahwa Verilog menggambarkan skema, bukan program (rantai instruksi), dan latihan dengan CMOS 4000 membantu menyelesaikan gambar yang benar di otak.
Jika Anda menulis di Verilog, seolah-olah itu sebuah program, bukan sirkuit, maka kode tersebut akan berfungsi pada simulator, tetapi tidak akan disintesis, dan bahkan jika itu akan disintesis, Anda akan mendapatkan skema gila (dalam hal waktu atau ukuran).
Oleh karena itu, salah satu pendekatannya terlihat seperti ini: untuk merancang sirkuit pada sirkuit mikro dengan tingkat integrasi kecil (penghitung, register geser, adders, decoder), kemudian ulangi pada veril, sintesiskan dan daftarkan di FPGA.
Ada yang mengatakan: mengapa tidak menggambar diagram untuk FPGA dengan mouse di layar (entri skematis) dan memasukkannya ke dalam FPGA sebelum melakukan latihan pada veril? Pendekatan mouse memiliki tiga kelemahan:
- Ini membutuhkan perangkat lunak pembelajaran, yang membutuhkan waktu lebih lama dari sekadar menempelkan komponen ke papan tempat memotong roti.
- Pengalaman dari LED yang ditiup atau input mengambang tanpa resistor pull-up pada papan tempat memotong roti lebih berharga daripada pengalaman steril dalam entri skematik.
- Desainer logika digital belum menggunakan entri skematis sejak awal 1990-an, semua orang menulis di Veril, kadang-kadang di VHDL.
Ya, CMOS 4000 dan 74XX sudah ketinggalan zaman pada tahun 1970-an, mereka digantikan oleh PAL, GAL, PLD, kemudian chip terintegrasi. Oleh karena itu, pada tahun 1970 mereka digunakan dalam mug untuk anak-anak, dan pada tahun 1980 mereka keluar dari mode, karena mereka berhenti membayar upah untuk kemampuan mereka menggunakannya, tetapi sejak itu tidak ada yang menemukan cara untuk menunjukkan dengan lebih jelas, misalnya, fungsi pemicu D, oleh karena itu sebagai prekuel FPGA / FPGA mereka dapat diterapkan Di MIT, mereka melakukan hal yang sama -
lihat Lab # 1 di sini .
Setelah latihan dengan mikrosirkuit dengan tingkat integrasi kecil dan padanannya pada Veril pada FPGA, Anda dapat menyulitkan tugas dan melakukan pada satu FPGA apa yang dibutuhkan puluhan, ratusan atau ribuan mikrosirkit dengan tingkat integrasi kecil, yang akan saya bahas nanti.
Berikut ini adalah contoh dari logika kombinasional, sebuah encoder prioritas, pada sirkuit mikro dengan tingkat integrasi yang kecil:
Dan inilah yang terlihat seperti pembuat enkode prioritas ini dalam bahasa deskripsi perangkat keras Verilog:
module priority_encoder
(
input [2:0] in,
output reg [1:0] out
);
always @*
begin
casez (in)
3'b1?? : out = 2'd1;
3'b01? : out = 2'd2;
3'b001 : out = 2'd3;
default : out = 2'd0;
endcase
end
endmodule
, , :
:
-:
, SPI, I2C, UART , , , VGA. FPGA :
, .VGA , .
— 7- , , 4x4, ( ), ( ).
-
c , ,
Hacker's Delight.
, , .
schoolMIPS.
-
17-19 . , — RUSNANO USA. , 3000 Sand Hill Road -. - Apple, Google Amazon.
- . , RTL2GDSII, , , , .
