Dalam arsitektur platform x86, dua aliran muncul, saling melengkapi satu sama lain. Menurut satu versi, perlu untuk bergerak menuju integrasi dalam satu chip komputasi dan sumber daya kontrol. Pendekatan kedua adalah distribusi tanggung jawab: prosesor dilengkapi dengan bus produktif yang membentuk ekosistem skalabel perifer. Ini membentuk dasar dari topologi logika sistem Intel C620 untuk platform tingkat tinggi.
Perbedaan mendasar dari chipset Intel C610 sebelumnya adalah memperluas saluran komunikasi prosesor dengan periferal yang merupakan bagian dari chip PCH melalui penggunaan tautan PCIe bersama dengan bus DMI tradisional.
Mari kita lihat lebih dekat inovasi jembatan selatan Intel Lewisburg: pendekatan evolusioner dan revolusioner apa yang telah memperluas kekuatannya dalam komunikasi dengan prosesor?
Perubahan Evolusioner dalam Komunikasi CPU-PCH
Sebagai bagian dari pendekatan evolusi, saluran komunikasi utama antara CPU dan jembatan selatan, yang merupakan bus Direct Media Interface (DMI), menerima dukungan untuk mode PCIe x4 Gen3 dengan kinerja 8,0 GT / S. Sebelumnya, di Intel C610 PCH, prosesor dan logika sistem berkomunikasi dalam mode PCIe x4 Gen 2 dengan bandwidth 5.0 GT / S.
Perbandingan Fungsi Sistem Logika Intel C610 dan C620Perhatikan bahwa subsistem ini jauh lebih konservatif daripada port PCIe prosesor terintegrasi, yang biasanya digunakan untuk menghubungkan GPU dan drive NVMe, di mana PCIe 3.0 telah digunakan untuk waktu yang lama dan transisi ke PCI Express Gen4 direncanakan.
Perubahan Revolusioner dalam Komunikasi CPU-PCH
Perubahan revolusioner termasuk penambahan saluran komunikasi PCIe-baru CPU-PCH, yang disebut Uplinks Tambahan. Secara fisik, ini adalah dua port PCI Express yang beroperasi dalam mode PCIe x8 Gen3 dan PCIe x16 Gen3, keduanya 8.0 GT / S.
Untuk interaksi antara CPU dan Intel C620 PCH, 3 bus digunakan: DMI dan dua port PCI ExpressMengapa Anda perlu merevisi topologi komunikasi yang ada dengan Intel C620? Pertama, pengontrol jaringan 4x 10GbE dengan fungsionalitas RDMA dapat diintegrasikan dengan PCH. Kedua, generasi baru dan lebih cepat dari krocessor Intel QuickAssist Technology (QAT) bertanggung jawab untuk mengenkripsi lalu lintas jaringan dan bertukar dengan subsistem penyimpanan, menyediakan dukungan perangkat keras untuk kompresi dan enkripsi. Dan akhirnya, "mesin inovasi" -
Mesin Inovasi , yang hanya akan tersedia untuk OEM.
Skalabilitas dan fleksibilitas
Properti penting adalah kemampuan untuk memilih tidak hanya topologi koneksi PCH, tetapi juga prioritas sumber daya internal chip dalam akses ke saluran komunikasi berkecepatan tinggi dengan prosesor sentral. Selain itu, dalam mode EPO (Mode Hanya Titik Akhir) khusus, koneksi PCH dilakukan dalam status perangkat PCI Express biasa yang berisi 10 GbE dan sumber daya Intel QAT. Pada saat yang sama, antarmuka DMI klasik, serta sejumlah subsistem Legacy yang ditampilkan dalam warna hitam pada diagram, dinonaktifkan.
Arsitektur internal Intel C620 PCHSecara teoritis, ini memungkinkan untuk menggunakan lebih dari satu chip Intel C620 PCH dalam sistem, meningkatkan fungsionalitas 10 GbE dan Intel QAT sesuai dengan persyaratan kinerja. Pada saat yang sama, fungsi Legacy yang diperlukan hanya dalam satu salinan hanya dapat diaktifkan pada salah satu chip PCH yang diinstal.
Jadi, kata terakhir dalam desain akan menjadi milik pengembang platform, yang bertindak atas dasar faktor teknologi dan pemasaran sesuai dengan posisi masing-masing produk tertentu.