Intel Quartus Prime - semua yang Anda butuhkan untuk bekerja dengan Intel FPGA



Pada 2015, Intel mengakuisisi Altera, salah satu pengembang FPGA dan SoC yang paling terkenal. Secara bertahap, semua produk Altera - baik perangkat keras dan perangkat lunak - mengubah nama mereka, khususnya, perangkat lunak desain Altera Quartus untuk sistem FPGA dikenal sebagai Intel Quartus Prime . Kami sering menyebutkannya sehubungan dengan peluncuran Intel FPGA berikutnya, tetapi kami tidak pernah menjelaskannya secara rinci. Sekarang ada waktu untuk melakukan ini, terutama karena beberapa rilis besar telah dirilis sejak perubahan nama, yang membawa fungsionalitas dan dukungan baru untuk perangkat baru.

Jadi, Intel Quartus Prime berisi semua yang Anda butuhkan untuk merancang sistem berdasarkan Intel FPGA, SoC dan Complex Programmable Logic Device (CPLD), mulai dari yang sangat mendasar dan selanjutnya termasuk interaksi debugging, optimisasi, verifikasi dan pemodelan. Saat ini ada tiga opsi pengiriman Quartus Prime:

  • Intel Quartus Prime Pro Edition dirancang untuk bekerja dengan FPGA dan SoC generasi terbaru, seperti Intel Stratix 10, Intel Arria 10, Intel Cyclone 10 GX.
  • Intel Quartus Prime Standard Edition mencakup dukungan penuh untuk generasi perangkat sebelumnya, serta keluarga Intel Cyclone 10 LP.
  • Intel Quartus Prime Lite Edition adalah alat untuk bekerja dengan keluarga segmen massa, dapat diunduh secara gratis tanpa lisensi tambahan.

Matriks kompatibilitas untuk versi 18.1 adalah sebagai berikut.
PerangkatProStandarLite
Stratix IV, V
Intel Stratix 10
Arria ii
Arria II, V
Intel Arria 10
Topan IV, V
Intel Cyclone 10 LP
Intel Cyclone 10 GX
Intel MAX series

Sekarang tentang fungsi utama - lagi, sehubungan dengan berbagai versi Intel Quartus Prime. Informasi lebih lanjut dapat ditemukan di halaman produk .

FungsionalProStandarLite
Alur desain
Konfigurasi ulang parsial memungkinkan Anda untuk mengkonfigurasi ulang bagian FPGA secara dinamis sementara sisa desain terus berfungsi
Rekompilasi cepat - jika memungkinkan, kompiler akan menggunakan kembali hasil analisis dan pemasangan sebelumnya dan tidak memproses ulang desain blok yang tidak berubah
Block Design - Kompilasi Blok Tambahan dan Penggunaan Kembali Desain Blok
Optimalisasi tambahan - langkah-langkah pemasangan tradisional dibagi lagi menjadi sub-langkah yang lebih halus untuk kontrol aliran yang lebih baik
Entri desain
Dukungan Banyak Proses - Mengurangi Waktu Kompilasi
Satu set IP - lisensi kekayaan intelektual untuk arsitektur dan antarmuka paling populer di FPGA
Intel HLS Compiler - alat sintesis tingkat tinggi yang menerima input C ++ dan menghasilkan kode RTL berkualitas produk yang dioptimalkan untuk Intel FPGA
Perancang Platform - secara otomatis menghasilkan logika interkoneksi untuk menghubungkan fungsi dan subsistem IP; dalam versi Pro memiliki fungsi tambahan
Penjadwal Chip - Menunjukkan representasi visual dari sumber daya chip
Penjadwal Antarmuka - Mempelajari arsitektur periferal perangkat dan mendistribusikan antarmuka secara efisien
Daerah pemblokiran logis - arahan bugar untuk menempatkan elemen atau node tertentu dalam wilayah yang sama
Simulasi fungsional
Perangkat lunak ModelSim-Intel FPGA edition adalah versi khusus perangkat lunak ModelSim untuk Intel FPGA yang mencakup analisis perilaku, tes HDL, dan eksekusi skrip TCL
Sintesis
Vhdl
Verilog
Systemverilog
VHDL-2008
Ketentuan lisensi Intel Quartus Prime dan komponennya, serta biayanya, dapat ditemukan di situs web Intel .

Source: https://habr.com/ru/post/id459428/


All Articles