Componentes de hardware do MPS a bordo do caça unificado F-35

As prioridades da aviação militar moderna estão focadas na conscientização situacional de alta qualidade; portanto, o caça moderno é um enxame voador de sensores de alta tecnologia. As informações desses sensores são coletadas, processadas e apresentadas ao usuário por um sistema de microprocessador integrado (MPS). Ontem, híbridos HPEC (incluindo CPU, GPU e FPGA) foram usados ​​para implementá-lo. Hoje, para sua implementação, são utilizados sistemas SoC de chip único, que, além de montar todos os componentes em um chipset, também organizam uma rede intra-chip (NoC) como uma alternativa ao backbone tradicional de transmissão de dados. Amanhã, quando os sistemas SoC se tornarem ainda mais maduros, espera-se a chegada da nanoeletrônica polimórfica, o que proporcionará um aumento significativo da produtividade e reduzirá a taxa de obsolescência.

1. Introdução

Se na era dos caças de quarta geração os indicadores de superioridade de combate eram de alta velocidade e no consumo econômico de energia, na era dos caças de quinta geração a superioridade de combate é medida, em primeiro lugar, pela qualidade da consciência situacional. [6] Portanto, um caça moderno é um enxame voador de todos os tipos de sensores de alta tecnologia, fornecendo um total de "consciência situacional de 360 ​​graus". [5] A coleta de informações desses sensores, seu processamento e o desempenho digerível para o piloto requerem um tremendo poder de computação.

Todos esses cálculos devem ser feitos a bordo, uma vez que a intensidade total do fluxo de dados de entrada de todo o enxame de sensores (câmeras de vídeo, radares, sensores ultravioleta e infravermelho, lidar, sonar etc.) excede a largura de banda dos canais de comunicação externos de alta velocidade em pelo menos 1000 vezes. [2] O processamento de sinal a bordo também é atraente porque permite ao piloto receber informações relevantes em tempo real.

Por "digestibilidade da apresentação", entende-se que todas as informações, por mais heterogêneas que sejam, devem ser sintetizadas em um único "retrato teatral das hostilidades" [9], cuja interpretação não deve se transformar em uma tarefa analítica intrigante (como era no passado). modelos de caça, onde o piloto teve que monitorar simultaneamente uma dúzia de telas).

Sistema integrado de alto desempenho

A responsabilidade por essa produção teatral, ou, para ser mais formal, a responsabilidade pela solução dessa complexa tarefa difícil é do MPS de bordo, que, além do alto desempenho, também deve fornecer um nível suficientemente baixo de SWaP (tamanho, peso e consumo de energia), o que por si só é um "problema permanente" " [8] Hoje, uma solução popular (mas não a mais avançada) nesse sentido é o uso de três processadores diversos localizados em um pacote: CPU, GPU e FPGA. O nome estabelecido para este híbrido é HPEC (Sistema Integrado de Alto Desempenho). [2] A chave para isso, um híbrido, de implementação bem-sucedida é a arquitetura pensada do MPS, que obtém as melhores características de cada processador e ignora suas fraquezas. O objetivo da arquitetura HPEC é obter o efeito de sinergia - quando o desempenho do sistema híbrido final excede significativamente o desempenho total de suas partes constituintes. T.O. A arquitetura híbrida combina vários tipos diferentes de processadores em um pacote. A idéia é que, se você usar os pontos fortes de cada componente individual, poderá criar um sistema HPEC avançado que resultará em um desempenho impressionante, e o bebê deles será um bebê SWaP. [10] Vamos considerar em mais detalhes cada um dos três componentes da arquitetura HPEC.

Exemplo híbrido HPEC

A vantagem do FPGA é que os algoritmos são implementados no hardware, e essa implementação, como você sabe, é sempre mais rápida. Além disso, operando em velocidades de clock relativamente baixas da ordem de centenas de MHz, os FPGAs podem executar dezenas de milhares de cálculos por ciclo de clock e ainda consumir muito menos energia que as GPUs. O FPGA também é difícil de competir no tempo de resposta (centenas de nanossegundos versus uma dúzia de microssegundos que a GPU pode fornecer). Também é importante notar que os FPGAs modernos têm a capacidade de reconfigurar dinamicamente: eles podem ser reprogramados em tempo real (sem reiniciar e parar) - para adaptar os algoritmos às mudanças nas condições operacionais. Portanto, o FPGA (por exemplo, o Xilinx) é bom para o processamento primário dos dados recebidos dos sensores. Ele peneira as informações brutas provenientes dos sensores e passa para um fluxo útil mais compactado. O FPGA é indispensável aqui, porque um fluxo de dados homogêneo, cujo processamento também é fácil de paralelizar, é exatamente a tarefa em que o FPGA é o líder do gênero.

Atualmente, os FPGAs são o núcleo dos subsistemas mais críticos do MPS de bordo da aviação militar: um computador de controle a bordo, sistema de navegação, displays de cabine, sistemas de freios, reguladores de temperatura e pressão da cabine, dispositivos de iluminação e unidades de controle de motores de aeronaves. [14] Os FPGA também são o núcleo das comunicações de rede a bordo, sistemas de orientação eletro-ópticos e outros tipos de computação intensiva em recursos intensivos para "módulos aviônicos integrados" (IMA) a bordo de um "lutador de ataque unificado" (JSF), como o F-35. [5]

GPU (por exemplo, Nvidia Tesla) - bom para processamento paralelo de algoritmos com matemática intensiva e ponto flutuante. Faz isso melhor do que FPGA e CPU. O design paralelo maciço da GPU - consistindo de várias centenas de núcleos - permite processar algoritmos paralelos muito mais rapidamente que a CPU. O FPGA também é bom no processamento paralelo, é claro, mas não no que diz respeito às operações de ponto flutuante. Só o FPGA não sabe como fazê-lo, enquanto a GPU moderna fornece um trilhão de operações de ponto flutuante por segundo - o que, por exemplo, é muito útil para tarefas como a montagem de vários fluxos de vídeo de gigapixel.

Uma CPU com vários núcleos (por exemplo, Intel Core i7) é boa para processamento cognitivo.

Portanto, aproveitando as melhores características de todos os processadores e ignorando seus pontos fracos, você pode obter um poder de computação extraordinário. Além disso, outros processadores especializados podem ser incluídos no HPEC para obter um desempenho ainda mais alto. Por exemplo, para resolver os problemas de um sistema de navegação de bordo, a PPU (Unidade de Processamento Físico) pode ser usada - um acelerador de hardware de cálculos físicos otimizados para trabalhar com a dinâmica de sólidos, líquidos e corpos moles, para detecção de colisões, análise de elementos finitos, análise de falhas de objetos e etc. [11] Outros exemplos de processadores especializados são um acelerador de hardware do processamento de sinais de radar [1] e um acelerador de hardware para análise de gráficos [12], que serão indispensáveis ​​para o processamento de "big data". Num futuro previsível - devido à redução no custo de hardware e à simplificação do processo de seu desenvolvimento - é esperado o aparecimento de uma ampla variedade de aceleradores de hardware, que reabastecerão o "sistema periódico de elementos primários computacionais" [10], devido ao qual o processo alquímico do projeto de engenharia se tornará ainda mais eficaz.

Encolher MPS em um chipset

Portanto, vimos a arquitetura HPEC, que é capaz de fornecer alto desempenho com um nível bastante baixo de SWaP. No entanto, a esse respeito, existe uma solução mais avançada: o conceito SoC, cuja essência é colocar todo o sistema de microprocessador - em um chipset . O SoC combina a programação do processador com a configurabilidade do hardware FPGA, fornecendo um nível incomparável de desempenho, flexibilidade e escalabilidade do sistema.

Uma mudança significativa nesse sentido em relação ao componente de software torna possível criar sistemas multifuncionais com recursos cada vez maiores e tamanho e custo cada vez menores. O uso de componentes reprogramáveis ​​também permite atualizações mais baratas e rápidas nos sistemas legados - sem a necessidade de atualizações de hardware com todas as melhorias incrementais em sua arquitetura, o que é especialmente importante para a indústria militar.

Um sistema SoC típico inclui:

• microcontrolador, CPU multinúcleo ou núcleo DSP;
• blocos de memória, com uma escolha de: ROM, RAM, EEPROM e flash;
• temporizadores, - incluindo geradores e loops de fase bloqueada;
• dispositivos periféricos, incluindo contra-temporizadores, temporizadores em tempo real, geradores on e reset;
• interfaces externas, incluindo as comuns: USB, FireWire, Ethernet, USART e SPI;
• interfaces analógicas, incluindo blocos DAC e ADC;
• reguladores de tensão e circuitos de gerenciamento de energia;
• barramentos de transmissão de dados através dos quais todos os blocos acima trocam informações;
• Controladores DMA localizados entre interfaces externas e memória, que permitem trocar dados ignorando o núcleo do processador, aumentando assim a taxa de transferência do SoC.

A nova tendência em uma integração de SoC em larga escala, a última gota para o surgimento da crescente popularidade dos processadores de oito núcleos, é a “rede intra-chip” (NoC). Esse conceito sugere abandonar os barramentos tradicionais de transferência de dados e substituí-los por uma rede intra-chip . Por exemplo, a Arteris Inc usa o conceito NoC para gerenciar o tráfego intra-chip e trocar sinais de controle, resultando em um aumento significativo na taxa de transferência. [7]

Arquitetura do sistema SoC da Arteris Inc

Conclusão

Resumindo a revisão de sistemas de alto desempenho em geral, e o SoC em particular, como seu representante mais popular atualmente, podemos dizer que a evolução do pequeno fator de forma dos sistemas de computação embarcados ocorreu tão rapidamente e seu impacto na arquitetura e nos recursos do sistema é tão vasto que os engenheiros de design podem levar anos para integrar esse conceito de chip único de ponta em suas soluções. Além disso, como os esforços para desenvolver sistemas SoC visam, em grande parte, tornar o hardware obsoleto o mais lentamente possível, eles tendem a dominar componentes reprogramáveis. Portanto, há razões para acreditar que a nanoeletrônica de amanhã terá a capacidade de personalizar completamente, como resultado do qual a fronteira entre o design do hardware e o software será completamente apagada. [7] De fato, esse evento marcará o início de uma nova era - nanoeletrônica polimórfica, que combina características conflitantes como flexibilidade no nível de software e aceleração de hardware de alto desempenho. Isso permitirá que os desenvolvedores tirem de suas arquiteturas de software e hardware existentes apenas suas melhores características, e seus pontos fracos não são algo a ser ignorado (como é feito ao projetar uma arquitetura HPEC) e, em princípio, não são incluídos no design final do dispositivo. Ao mesmo tempo, a probabilidade de obter o efeito de sinergia (discutido na discussão da arquitetura HPEC) aumenta significativamente. Sem dúvida, isso desempenhará um papel fundamental na melhoria da qualidade da consciência situacional, que, como foi dito no início do artigo, é hoje a chave para a superioridade militar. Não apenas no espaço aéreo, mas no resto do "teatro de operações".