🧗🏼 🕴🏾 👷 IC芯片上的能量释放源 🙏🏾 👩🏾‍🌾 👩🏻‍🔬

所有现代微电子学都基于半导体。在晶体上创建了不同电导率的区域，这些区域组合成某种逻辑。晶体通过消耗电能并将其转化为热量来工作。本文介绍了在IC操作期间消耗能量的主要过程。

IC芯片上的热量产生主要有三个过程：动态功率，短路和泄漏电流。这些过程将以n-MOS技术为例进行回顾（尽管所描述的一切对于p-MOS都是正确的）

1. IC中的漏电流 -此过程引起了当今的最大关注。对于250μm或更大的技术工艺，泄漏电流不会显着影响IC的整体能耗，但是，随着技术的发展以及向制造MOS结构的更精细制造工艺的过渡，量子力学效应开始对泄漏电流产生重大影响。当它处于待机模式时，由于其他泄漏通道变得无关紧要，因此该过程最主要体现在IC中。要创建低功耗IC，您需要更详细地考虑泄漏过程在何处以及如何发生。

1.1反向栅极电流：在栅极下方区域的影响，发生在条件VGS≈VT和VDS> 0（对于n-mops）下。在该区域中，当晶体管关闭时，没有电压形成导电通道，但是，一些电子可以接收足够的能量从源极移动到漏极。该电流称为栅极。该电流的近似值可以通过以下公式计算：

其中：
isub =栅极电流；
a =取决于过程或技术的常数；
T =开氏温度；
Cox =氧化物层的容量；
n =取决于过程或技术的另一个常数；
VGS =栅极源电压；
k =玻尔兹曼常数；
VT =从一种状态到另一种状态的电压转换MOS单元；
W =通道宽度；
L =通道长度；
q =电子电荷。

从该公式可以看出，栅极电流随着沟道长度的减小，晶体管电压VT的减小和温度的升高而呈指数增加。随着制造CMOS结构的制造工艺的减少，为了更好的逻辑性能，沟道长度和阈值电压VT不可避免地减小（VT的高值会减慢晶体管的开关速度）。因此，栅极电流随着工艺技术的降低而增加，并且对于纳米范围内的技术而言至关重要。当将晶体管切换到降低的电源电压的模式时，由于晶体管的开关电压降低，因此为出现显着的栅极-栅极泄漏电流提供了有利的环境。

图1. n-MOS晶体管结构中的各种电流。

2.径流耗尽了潜在的障碍。当在漏极上建立电压时，它会在自身周围产生耗尽区，并具有一定的电势。在MOS晶体管的电极之间有较大距离的情况下，漏极场对源极的影响仍然可以忽略不计，因此，源极与沟道之间的电压不会发生变化。然而，随着工艺技术的减少，漏极与源极之间的距离减小了。结果，源极受到耗尽区和漏极电压的影响。它的势垒降低，导致从源极到漏极的电子通量增加，而源极处的电压降低。

1.3故障当漏极处的电压达到一定值时，此效应是势垒耗尽的极端状态，此后电子通量像雪崩般增加。该电流直接取决于VDS（漏极和源极之间的电压）。这是确定晶体管上最大可能电压的因素之一。随着MOSFET尺寸的减小，漏极和源极之间的距离减小，并且较小晶体管上的相同VDS电压将产生较大电场。该场会引起击穿，因此，随着工艺技术的降低，有必要降低晶体管的工作电压。

1.4栅极启动电流。想象一下，漏极连接到电源电压，栅极连接到地或负电源。这种情况将导致在栅极下方的漏极区域中出现密集的电场，在该处形成耗尽区，并出现带间隧穿。由于基板接地，因此在电场的影响下收集在该耗尽的漏极区域中的少数载流子开始穿透基板。该电流称为栅极启动。该电流高度取决于漏极电压和栅极绝缘体的厚度。

1.5通过栅极的隧道电流。随着工艺技术的降低，栅极下方的氧化物绝缘体的厚度也会减小。当前，该厚度是1-2nm。高度掺杂的通道和超薄的绝缘层会导致非常密集的电场（以MV / cm为单位）出现在绝缘区域中。通过此场，载流子已经可以通过氧化物绝缘体，从而产生通过栅极的电流。施加的电压越大，将有更多的电流流过绝缘子。该电流不仅流过栅极，而且还会大大削弱流过漏极的工作电流。这可能会导致晶体管故障。多晶硅栅极用于抵抗晶体管中的该泄漏电流。

1.6反向偏置电流。在扩散区n +和衬底之间，出现了杂散二极管的影响。这种效应导致少数电荷载流子开始从漏极渗透到衬底上的事实。出现在耗尽区中的电子空穴对也有助于泄漏到衬底上。该电流与掺杂剂的密度直接相关，并且随着密度的增加而增加。

2.短路-在IC中消耗能量的另一个过程。当逻辑状态的变化出现在电路的输入端时，电路将更改其输出状态。作为此过程的结果，MOSFET可以在相反的方向上从“关闭”状态过渡到“导通”状态。由于瞬变不会立即发生，因此可能会出现一对n-MOS和p-MOS改变其状态，并且在某个时刻它们都不处于“关闭”状态的情况。在这段时间内，发生短路。该电流不是由晶体内部任何电容的电荷引起的，因此这种短路会导致能量的净损失。

图 2. MOS逆变器短路。

想象一个情况，在逆变器A的输入处，状态从低变为高。当达到输入A上的某个电压Vn-MOS时，n-MOS晶体管（下部）开始打开，此时上部p-MOS晶体管仍处于打开状态。当输入电压达到某个较高的Vp-mop值时，它将开始关闭。存在两个晶体管都断开并且发生短路的情况。当任何晶体管闭合时，电路闭合。当输入信号从高电平变为低电平时，将发生相同的过程。如果输入端信号的前/下降持续很长时间，并且输出端Z连接到低电阻，则故障电流将变得很重要。为了克服这种影响，可以使波的前波和衰减更快，并增加阻力，输出Z分别连接到该输出。

3.动态功率是通过切换逻辑单元的状态以及相应的逻辑单元的输入和输出状态来进行功耗的过程。因此，该过程也称为开关能量。当一个单元的逻辑状态从高变低时，反之亦然，许多内部容量（在交叉点，导体连接等处）分别被充电和放电。

在250微米以下的技术中，该过程是所有能耗过程中最重要的过程。随着工艺技术的降低，寄生电容也减小，并且用于切换状态的能量也减小。但是，有一些方法可以降低动态功耗，以降低IC的整体功耗。

图3.通过MOS电路切换电流。

考虑MOS元件的基本图。如果将MOS单元中的所有杂散电容表示为单个电容器C，则在输出从VDD切换到GRD的那一刻，将发生等于CVDD2的能耗。一半的能量将积聚在储罐中，另一半则丢失。同样，当输出切换到VDD时，也会发生相同的过程。开关能量直接取决于VDD电压和开关频率。结果，降低动态功率的一种方法是降低电源电压。然而，这种减少导致以下事实：细胞变得更慢并且频率在它们后面降低。因此，将花费更多的时间进行操作。

一般动态功率公式：

P = f * C * V * V

其中f是频率，C是电容，V是电压。注意，动态功率不取决于波前的时间或输入和输出处波的衰减。

动态功率的另一个组成部分是由于多个“不必要的”切换而导致的能量损失，由于具有多个输入的电路部分中的延迟同步，可能会在电路中发生这种情况。考虑电路的例子。

图 4.具有2个可能的不必要开关

的电路让我们想象一个电路，其中逻辑“ 1”（VDD电源）被提供给两个输入，并且信号A和B引入了一些不同步的延迟。当逻辑工作时，由于信号到达的差异，输出Z将短暂切换为“ 1”。这种事件称为瞬时故障。
为了克服它，电路为信号的最同步到达创造了条件。如果不可能消除电路中的故障，则在电路输出处放置附加逻辑以吸收此类故障并阻止其传播，例如，用于吸收故障和平衡时序的缓冲器。

结论

通过分析芯片上能量损失的各种原因，我们可以得出结论，随着工艺技术的降低，在IC中获得低功耗正变得越来越困难。全球微电子巨头已经面临量子效应，这导致IC能耗急剧增加。随着制程技术的减少，提供新一轮晶体制造技术发展的制程进入战场。

IC芯片上的能量释放源

结论

More articles: