尽管一直有关于摩尔定律死讯的谣言不断涌现，而且晶体管行业确实接近微型化的物理极限（或者甚至通过一些巧妙的技术手段来克服它们），但晶体管的特征尺寸却在不断减小。 但是，摩尔定律引起了用户对创新的兴趣，而这对于业界来说是很难处理的。 这就是为什么现代微电子产品不仅要按比例缩放尺寸，而且还要采用许多其他功能，这些功能通常比芯片缩放还要复杂。
免责声明：本文是我在此站点上发布的文章的稍作更新的翻译。 如果您是说俄语，则可能需要查看原始文件。 如果您是说英语，则值得注意的是英语不是我的母语，因此，如果您发现文本中有一些奇怪的地方，我将非常感谢您的反馈。 我故意说了“微电子产品”，而不仅仅是“芯片”，因为本文是关于系统级封装（SiP）技术的，该技术允许在单个封装内连接许多芯片。
术语“封装中的系统”不如每个半导体公司通常使用的“片上系统”（SoC）术语流行，这是有充分的理由的，因为几乎任何现代芯片都是某种方式将许多功能融合在一起的系统。 拥有丰富芯片组的时代已经一去不复返了，因为SoC的优势显而易见：PCB上的封装更少，面积更小（读作“更便宜”），寄生电容和电感更少（读作“更快”），更易于实现和使用，设计和制造单个复杂芯片要比一堆更具体的芯片便宜。
但是没有什么是免费的，SoC显然也有一些缺点。
首先，在尝试将所有部件组装在一起时，您可能会遇到芯片太大而无法装入任何封装，甚至更糟的是将其放入光刻机窗口的风险。 可以超越后者的限制，但是它几乎总是不合理地昂贵（其中最明显的是照相相机）。
这是柯达Kaf39000图像传感器，它具有2000平方毫米的面积，并且使用了掩模拼接。 最大的非拼接芯片是815平方毫米的NVIDIA Volta，仅比最大可能的尺寸小20毫米。
其次，切屑越大，产量越低，因为任何单点灰尘都会破坏您的一天。 你猜怎么着？ 较低的产量意味着较高的价格。
第三，如果您的系统包含异构组件，例如处理器核心，DRAM和RF模块，则将它们组合在一起可能在技术上是不可能的，或者再次是不合理的昂贵。 例如，DRAM单元需要特定的高密度电容器，而基于硅的RF电路可能比在各种A3B5材料（GaAs等）上生产的射频电路差。 即使在同一芯片上简单地将数字处理与模拟信号调理相结合，也会产生严重的噪声问题。 而且，我什至没有说过这样一个事实，即与将其14 nm模拟量添加到14 nm MCU芯片相比，180 nm ADC容易便宜两个数量级。
上述所有因素的结合导致了从“将所有东西包装到单芯片中”到更实用的方法的变化，并导致了各种包装技术的快速发展。
性能和产量
首先想到的例子是AMD的近代重生，这是AMD在多芯片系统上取得成功的结果（这一点也得到了英特尔的广泛认可（这也得益于Intel的巨大10纳米芯片产量问题）。
上图是英特尔的28核Xeon。 该处理器的芯片面积可能达到456平方毫米，而8核的AMD芯片的最大尺寸仅为200平方毫米，而他们的manycore产品实际上是两层PCB，封装内最多具有四个芯片。
该图显示了EPYC和Threadripper处理器内部的PCB。 在使用16核Threadripper的情况下，我们仍然有四个芯片，但是有一半的内核被禁用。 为什么不只使用两个骰子呢？ 还是使用较小的四核骰子？
首先，拥有一个用于所有用途的芯片显然要比设计一个家庭便宜得多。
其次，PCB，封装等也是如此。 禁用过多的零件比设计产品系列更容易。
第三，也是最重要的一点是，产量为200平方毫米。 die仍远未达到100％，并且禁用一些已经不起作用的内核是使用这些缺陷骰子的好方法。 英特尔的缺陷芯片也是如此，但是由于芯片面积更大，它们的成品率问题更加严重。
在这里，我们有一个更有趣的例子，再次是AMD。 斐济（Fiji）是在包装内放置嵌入式高速内存的GPU。 因为较短的信号线可以实现更高的速度，因此也可以实现更高的性能。 将不同的芯片放在一起将使本例与上一个示例有所不同。 顺便说一句，里面不是五个骰子，而是二十两个！ 让我们看一下横截面：
最上层是GPU裸片本身，以及由所谓的TSV（直通硅通孔）连接的四个内存管芯的堆叠-导电触点贯穿整个芯片。
这就是TSV的样子。
TSV技术是为内存而创建的（一个不能有太多的内存，对吗？），但是它现在很普及，部分原因是由于GPU和内存下的裸片。
该芯片称为硅中介层（Silicon Interposer），它可以代替由硅制成的PCB，该PCB具有几层（或多层）金属化程度，并具有TSV。 这些中介层可以将其上方的多个芯片与封装基板相连。 硅技术允许具有比任何PCB都小的特征尺寸（低至几微米），但是对于硅技术来说，这被认为非常简单且便宜。 较小的特征尺寸和TSV意味着比任何PCB都可以提供的更好的性能，而成品率将非常高。 中介层（与MEMS一起）是一个非常有趣且重要的市场，尤其是因为它们还允许将旧设备重新用于200、150甚至100 mm的晶片。
顺便问一下，您能在上图中发现一个错误吗？Xilinx是3D集成的另一个先驱。 由于相同的原因，他们的产品接近于AMD的产品（特别是具有大量内存的产品）。 FPGA是一个市场，在这个市场上，尽早切换到较小的工艺节点可以提供比竞争产品更大的优势。 据说将芯片尺寸减小三到四倍可以在工艺节点生命周期的早期阶段将产量提高两到三倍，从20％提高到一半以上。 而且，FPGA是一个复杂但规则的结构，几乎是研究大量制造问题的理想选择。 这使得FPGA供应商成为fab的最佳早期选择客户，因为这样的合作对双方都是有益的。 Fab获得了出色的测试芯片，而供应商却可以在几个月内超越竞争对手。
在这里，我们可以看到Xilinx的FPGA。 上模是一个FPGA部件，与称为中介层的中间模有40微米的接触。 最低的是一个包装，其中有十几个自己的金属层。
巨大的Altera FPGA芯片用于比较。 五百六十平方毫米！ 如果周围有工艺工程师，请多多照顾他们，这有引起中风的危险。
英特尔/ Altera显然不仅盯着竞争对手的进步。 这是他们的新SiP解决方案，称为EMIB（嵌入式多芯片互连桥）。 一个很好的例子是英特尔Stratix 10 FPGA。
EMIB连接FPGA裸片（尽管仍然只有一个），存储器裸片和外围裸片。 什么是EMIB？ 典型的中介层要便宜得多，因为与中介层大小相同的“计算”管芯使用的处理节点要大得多。 但是，中介层仍然很大，因此相当昂贵。 可以把它缩小吗？
英特尔的回答是“是的，我们可以”。 EMIB背后的想法是使用几个小的中介层，而不是一个大的中介层，并将它们集成到封装中。
这是一个由中介层创建的产品小画廊。 看看它们有多大，以及Xilinx是如何由碎片创建的。
不仅仅是性能
下图是ADI公司的ADC和原理图。 看起来像您的典型PCB，只是更小，对不对？ 是的，它是PCB，但是使用裸芯片代替封装可以减少寄生效应及其对性能的影响。 整个电路板均采用ADI公司设计的事实也为防止系统设计错误提供了一层保护，并带来了更好的用户体验。
还有一个窍门：您看到两个骰子彼此包装在一起了吗？ 较高的一个集成了ADC的有源组件（晶体管），可能还集成了一个双运算放大器，而较低的一个则集成了无源器件（电阻和电容器）。 将无源器件放置在单独的芯片上可以使它们更大，从而减少参数变化，而又不会使主芯片更大且更昂贵。 减少参数变化对于模拟电路来说意义重大，而且在这里可以廉价实现。
一切都可以在单个管芯上完成（并且通常可以完成，尤其是在嵌入式ADC上），但是这样的管芯将更大（这可能意味着“更昂贵”和“产量更低”），并且该技术必须支持所有必要的选择（由于口罩数量更多，这也意味着“更昂贵”）。 而且，当您在同一芯片上组合许多异构块时，必须应对它们的交叉影响。 数字噪声对模拟零件的影响可能是最重要的，但不是唯一的。
软件包的附加功能
正如我们之前所见，包装可以使产品更便宜，甚至可以改善产品。 但是，如果我们使用包装作为产品的重要组成部分怎么办？
英特尔在其Haswell微处理器中实现了所谓的FIVR（全集成稳压器）。 FIVR的目的是将相对较高的输入电压（1.8 V）转换为低且实时可控的内核电源电压。 有源元件在芯片上，而无源元件（电容器和电感）则集成在处理器封装中。
集成电感是芯片设计人员的头疼问题，因为它不好，体积大且电感低。 它用于射频芯片，但几乎没有功率传输的可能性。 英特尔通过将数十个小型电感器集成到处理器封装中解决了该问题。 这些电感器的工作频率为160 MHz，没有铁磁芯。 这样，英特尔大大简化了其设备的供应要求。
但是，英特尔最终取消了FIVR，并为新一代产品恢复了更为传统的供应方式。 有传言说FIVR可能会回来，但最终它们只是谣言。
将无源器件集成到封装中的其他选择之一是LTCC（低温共烧陶瓷）。 存在一些限制和问题（例如，有限的标称值和精度），但是这项技术正在积极开发中。 多层LTCC封装如下所示：
此处显示了所有类型的无源组件，甚至包括金属散热器（它是功率RF IC的封装）。 可以说它不仅是封装，而且是封装和陶瓷PCB的混合，这些东西在RF电路中非常受欢迎，并且数量相对较少。
还有什么
打包的系统有许多潜在的应用程序，因此不可能一一列举。 还值得注意的是，它们比新的流程节点便宜得多，这推动了它们的商业吸引力。
光电系统是本文的最后但并非最不重要的示例。 将光接收器/发射器（通常基于化合物半导体构建）与硅供应和控制芯片相结合的能力非常有前途。 下图是在IMEC中设计的400 Gbit / s（未来承诺为1 Tbit / s）光链路的原型。
还有无数其他应用，例如具有用于水冷却的集成毛细管的插入器（不仅用于游戏和采矿，还用于电源开关和激光器），集成的MEMS，只有上帝知道其他什么。 显然，我们无法逃脱无处不在的物联网，在物联网中，小尺寸，低损耗以及将无线电和计算模块集成在一起的能力至关重要。
许多人认为芯片封装将是微电子学的下一步发展，并且在不久的将来我们可能会看到很多聪明的主意。