在x86平台的体系结构中，出现了两个相互补充的流。 根据一个版本，有必要朝着集成在单个计算和控制资源芯片中的方向发展。 第二种方法是责任的分配：处理器配备有生产总线，该总线形成外围可扩展的生态系统。 它构成了高级平台的Intel C620系统逻辑拓扑的基础。
与以前的Intel C610芯片组的根本区别在于，通过使用PCIe链接和传统的DMI总线来扩展处理器与PCH芯片组成部分的外围设备的通信通道。
让我们仔细看一下英特尔Lewisburg南桥的创新：哪些进化和革命性的方法扩展了其与处理器通信的能力？
通信CPU-PCH的演进变化
作为演进方法的一部分，CPU和南桥之间的主要通信通道（即DMI总线（直接媒体接口））获得了对PCIe x4 Gen3模式的支持，性能为8.0 GT / S。 以前，在Intel C610 PCH中，处理器和系统逻辑在PCIe x4 Gen 2模式下以5.0 GT / S带宽进行通信。
英特尔C610和C620系统逻辑功能的比较请注意，该子系统比集成处理器PCIe端口更为保守，后者通常用于连接GPU和NVMe驱动器，而PCIe 3.0已经使用了很长时间，并且已计划过渡到PCI Express Gen4。
通信CPU-PCH的革命性变化
革命性的变化包括添加了新的PCIe通信通道CPU-PCH，称为附加上行链路。 从物理上讲，这是两个在PCIe x8 Gen3和PCIe x16 Gen3模式下运行的PCI Express端口，它们均为8.0 GT / S。
为了与CPU和Intel C620 PCH进行交互，使用了3条总线：DMI和2个PCI Express端口为什么需要使用Intel C620修改现有的通信拓扑？ 首先，最多可以将4个具有RDMA功能的10GbE网络控制器与PCH集成在一起。 其次，新一代的Intel QuickAssist Technology（QAT）协处理器负责加密网络流量并与存储子系统进行交换，为压缩和加密提供硬件支持。 最后，“
创新引擎 ”
-Innovation Engine ，仅适用于OEM。
可扩展性和灵活性
一个重要的特性是在与中央处理器访问高速通信通道时，不仅可以选择PCH连接拓扑，还可以选择芯片内部资源的优先级。 此外，在特殊的EPO（仅端点模式）模式下，在包含10 GbE和Intel QAT资源的常规PCI Express设备的状态下执行PCH连接。 同时，经典的DMI接口以及图中黑色显示的许多Legacy子系统均被禁用。
英特尔C620 PCH的内部体系结构从理论上讲，这可以在系统中使用多个Intel C620 PCH芯片，并根据性能要求扩展10 GbE和Intel QAT的功能。 同时，只能在已安装的PCH芯片之一上启用仅在单个副本中需要的旧版功能。
因此，设计中的最后一句话将属于平台开发人员，并根据每个特定产品的定位在技术和市场因素的基础上发挥作用。