MIET（Zelenograd）于5月16日与日本开发人员和紧凑技术生产线（所谓的Minial Fab）制造商举行了传统研讨会。
之前的大型研讨会于2017年在那儿举行，YouTube上有将近三个小时的录音。 很长一段时间以来，我都想为此主题写一个大笔记，收集了很多材料，在这次会议之后，我终于“成熟”了。 尽管如此，与问题和答案的现场会议比研究文章要有效得多。 此外，近来有几篇文章以某种令人钦佩但又不完全的“钦佩”方式，单方面覆盖了这条线。 让我们弄清楚...
减少概念
Minimal Fab项目的主要思想家是日本科学家Shiro Hara。 在2000年代中期，他提出了一种降低半导体生产成本的激进方法-采取减少设备和原始晶圆直径的途径。
为了实现这一想法，2010年在日本政府的支持下，在国家先进工业科学技术研究院
（AIST）的主持下成立了一个财团
。 该财团包括一百多家从事材料，设备和技术开发的日本公司。
2017年，分配了一个单独的组织来推广
Minimal Fab，将其作为现成的解决方案推向半导体市场（Tokyo Boeki Group Ltd）。
这种减少排放的想法与当前的全球趋势背道而驰。 如果您看一下半导体制造的现代演变，那么随着最小尺寸的减小，板的直径会增加，设备的生产率也会随之增加。 这导致这样一个事实，即台积电（TSMC），英特尔（Intel），三星（Samsung）等多家领先公司今天可以停止创建现代量产。 就概念而言，这些就是所谓的MegaFabs的所有者。
他们“占有”整个市场的一半以上，拥有大量生产大规模IP的能力。 小型生产者被“淘汰”出市场，无法与消费领域的巨头竞争价格。 或进入利润率高但数量少的独特产品的特定领域。 同时，小公司处于不稳定状态，因为它们被迫顺应“巨人症”的全球趋势并在基础设施和设备上进行大量投资。 有条件的话，如果今天我想以小批量和老水平的技术（〜3μm）建造一条生产线，那么我将不得不以等价的价格花费比三十年前更多的钱。 这就是悖论。
对于那些想购买少量IP的人该怎么办？ 作为MWP的一部分，您可以去相同的巨型公司并从他们那里订购班车。 它不会很便宜，也不会太快（28nm CMOS技术的制造周期为1-2个月）。 但是，如果您需要技术方面的特定信息，那么就会有问题。 技术的发展是非常昂贵的，没有人会去完成一个订单，例如订购十张印版。 拥有自己的尺子会很好，但是不贵。）
最小晶圆厂概念的作者提议大幅降低半导体生产的“入场券”成本。 这可以通过以下解决方案来实现：
-将板的直径从现代标准的300mm（板面积〜70650mm2）减小到12.5mm（板面积〜122mm2）。 该区域足以容纳一个大型方案或几个小型方案。 这些板是通过“剪裁”大板而制成的，并进行了额外的处理（板放入纸盒中的照片）：
-平板位于与外部环境（SMIF的某些类似物）隔离的胶囊中，该外部环境仅在设备内部打开。 在一个过程中仅处理一个印版。
（将装有板的容器装入本机）
-所有设备均以统一的外形尺寸（尺寸1440x300x450mm）执行，而无需复杂的启动和连接过程。 每个单元执行一种类型的处理（化学处理，蚀刻等）。
设备的接口和控制是标准化的。
通常的MegaFactory格式不需要任何基础结构。 气体和试剂位于紧凑盒（容器）中的设备内部，气瓶中包含气体。 需要罩以除去气态反应产物和散热器：
-由于板的处理区域与环境隔离，因此宣布不需要在房间内设置洁净室。 由于密封性，在印版加工区域内达到了ISO 4的清洁度等级（在常规办公室ISO 9的房间中达到了外部清洁度等级）。
-在板上形成图案的无掩模（无光掩模）方法。 由于直接投影到光致抗蚀剂上而形成了图像（常规应用和显影）。 波长为365 nm，系统的估计分辨率为0.5μm。 边缘区域约为0.5毫米（板的工作直径约为11毫米）。
这个概念的明显优势：
- 将组织生产的初始成本降低数十倍或数百倍
- 无需借助支持的基础设施来建造资本大厦
- 与传统线路相比，将这种线路的维护成本降低了数十倍或数百倍（通过减少电力，材料的消耗，通过标准化设备来减少人员）
- 样品生产时间大大缩短（从几周到几天）
- 当可以在标准“大型”设备（IL，f \ l）上进行某些需要调整的操作时，可以使用混合选项。
- 不需要生产光罩，必要时可以进行图像校正
该概念的作者甚至对MegaFab和Minimal Fab进行了以下评估：
比较有效。 特别是对于
那些坚持要求Minimal Fab取代成熟工厂的人来说，这是最好且唯一的方法。 好吧，这里有数十亿，这里有数百万。
但这是概念与现实的冲突开始的地方。
现实性
迄今为止，Minimal Fab系列上已实现的CMOS芯片的水平还不是太惊人。 制作了非常简单的示例，例如NAND单元和环形发生器（由400个晶体管组成）。 快门尺寸只有几微米，技术相当原始（70年代后期，80年代初期的水平）。 在照片中，样品于2018年在SEMI日本展出。
演示文稿中的一张幻灯片，显示了2013年制作样品的示意图。39条操作路线，来自扩散源的pn结，一层布线...
尽管工作仍在进行中，但目前尚未在Miimal-Fab尺寸因数中实施离子掺杂工艺。 到目前为止，已经承诺将能量提高到60 keV，并提供两种类型的元素B和P。目前尚不清楚如何在有限的安装尺寸中实现高能量。 作为一种选择-混合实现（由于特殊的持有人，可以在常规设备上进行处理）。
至少两层布线的实现（约1-0.8微米的水平）的实现尚不可见。 并非所有的PCT流程都已实施。
如今，开发人员达到的光刻水平已达到0.5微米。 据说这似乎是一个步骤，但是一些材料没有显示。 计划中进一步的是向电子束光刻的过渡，但这是未来的趋势。
路线图如下所示：
到目前为止，将一家拥有50亿美元的成熟工厂与当前的Mini Fab产品阵容进行比较似乎有些令人误解。 那些求助于此的人要么是出于无知，要么是出于无知，因为知识太多。
例如，概念开发人员本人并不将自己与台积电形成对比。
看到了Miniaml Fab作者的利基市场。 该图显示了对美国半导体制造商的分析（来自2017年报告的幻灯片）。
美国大约有98家工厂以0.5微米或更大的工艺范围制造晶圆，晶圆直径为100或更小。 这些通常是中小批量的生产商。 这些都是所有类型（CMOS，MEMS，离散型），从技术水平上来说，这已经大致相当于Mini Fab系列的能力，其电流水平为ph \ l（甚至没有电子束）。 这些工厂存在硬件问题。 此直径的新设备不可用，这里的最小Fab格式非常适合。 根据开发商的说法，要取代这些能力，需要成千上万条最小Fab生产线。
原则上，我国存在类似情况，但规模较小。 我们也有足够的旧尺子，使用豌豆王的技术（根据马的标准，由十个晶体管组成的不同粗毛系列）来制作少量产品。
第二个有趣且真正相关的利基市场是特定技术。
SOI，MEMS，传感器，混合电路（CMOS +传感器，如测辐射热计），离散，微波，后端操作（如碰撞，A3B5连接）……所有这些操作都是在小直径的情况下完成的，通常体积很小。 在这里，最小的Fab胜过了传统的实现（照片中是MEMS结构的实现示例）。
迄今为止，已经宣布，已经有5到6条Minimal Fab生产线可以为客户提供全部功能。 其中一家公司的代表在研讨会上发表了讲话，并介绍了他的应用经验。
通常，他们以混合格式使用Minimal Fab设备。 也就是说，他们拥有传统的洁净室，该洁净室配有用于后端过程的设备（类似用于碰撞的中介层）。 最小Fab的几个单元可实施过程f \ l和化学过程。
与我们一起晋升
我们有MinimalFab逐步
推广MIET的想法
。 与技术开发人员进行研讨会和会议（在会议框架内，会议之后，NRU MIET，东京Boeki（RUS）LLC（拥有100％日本资金）与大学协会之间就电子工业领域的人员培训签署了协议）。
有东京BOEKI Rus的
俄语网站 。
几年前，ADGEX非常可悲地宣布
“微电子世界的新纪元开始” ，并威胁要在2018年开始供应Minimal Fab制造的“设备”，但出了点问题。
总结个人成果
- 最小的Fab格式不仅是学生学习的模拟器（尽管，我承认，几年前，我认为它更像那样）
- MEMS，传感器，传感器，辐射热计等的理想选择。
- 适用于分立设备，微波，电力电子设备和特定材料，例如SOI，A3B5（可能在混合实现中）
- 对于制造3μm及更高级别，集成度很小的双极或CMOS电路来说，这是一个非常现实的选择（例如，许多
军用系列，十个晶体管和三个电阻器，尺寸仍然相同，但仍是伪造的） - 有希望地替换过时的小直径标尺和小批量生产（这是一个旧设备的问题，没人亲自做过）
- 极其有趣的是包装\碰撞\中介层等的实现（在小批量的情况下）
- CMOS级别从0.5微米到0.25微米-可能在将来取决于技术投资。
作为混合模式的一个选项（经典工厂中的最小Fab）。
- 对于成熟的CMOS和高度集成度（低于0.25μm），即使存在电子束f \ l，也几乎没有先决条件。 尽管如此，裸露形式的尺寸远非一切。 小于0.25微米，技术过程要复杂得多，最重要的是设计组件。
- 低于0.18千米/小时-开发人员甚至在不久的将来都看不到计划
- 节点在28nm以下的大型工厂可以安然入睡，在可预见的将来，Minimal Fab不能与他们竞争。
最少的晶圆厂材料和资源
- 在MIET录制大型研讨会的记录，2017年。
- 有关制造过程的视频非常清晰。
- SEMI EXPO Moscow 2017的介绍