图片-Pexels -CC BY根据PWC的数据，半导体技术市场正在增长-去年，它达到了4810亿美元的水平。 但是它的增长率最近
下降了 。 经济衰退的原因包括设备设计过程的复杂性和缺乏自动化。
几年前，英特尔工程师
写道 ，在创建高性能微处理器时，您必须使用100-150个单独的软件工具（
EDA ）。 在异构设备的情况下，这种情况可能会恶化，异构设备的体系结构包括几种不同类型的芯片-ASIC，FPGA，CPU或GPU。 结果，发生设计错误，从而延迟了产品的发布。
尽管辅助工具数量众多，但工程师仍被迫手动完成部分工作。 “ 高级逻辑综合 ”（ Advanced Logic Synthesis）一书的作者说，有时设计人员必须用200万行代码用Skill或Python编写脚本，以形成具有单元的库。
还编写脚本来解析EDA系统生成的报告。 当使用22纳米工艺技术开发芯片时，这些报告最多可能需要30 TB。
他们决定纠正这种情况，并尝试使DARPA中的设计流程标准化。 该机构还
认为 ，现有的芯片制作方法已经过时。 该组织
启动了为期五年的
OpenROAD计划，其目的是开发用于自动化芯片设计流程的新工具。
什么样的程序
该计划涉及多个项目，这些项目使用机器学习和云技术来自动化芯片创建的各个阶段。 作为该计划的一部分，
正在开发十多种工具（方案1）。 接下来，我们将详细讨论其中的一些：Flow Runner，RePlAce，TritonCTS，OpenSTA。
Flow Runner是用于管理RTL和GDSII库的工具。 后者是数据库文件，是用于交换有关集成电路及其拓扑的信息的行业标准。 该解决方案基于Docker容器技术。 您可以在云和本地中运行Flow Runner。 安装指南位于
GitHub上的官方存储库
中 。
RePlAce是基于云的机器学习解决方案，负责将组件放置在芯片上并自动进行跟踪。 根据
一些报告 ，与传统系统相比，智能算法将工具的效率提高了2-10％。 此外，云中的实施简化了扩展。 安装和配置指南也位于
存储库中 。
TritonCTS是用于优化提供给芯片的时钟脉冲的实用程序。 帮助以相同的延迟将时钟路由到设备的所有部分。 操作原理基于
H树 。 与传统方法相比，此方法
将信号分配效率
提高了 30％。 开发人员说，将来这个数字可以增加到56％。 TritonCTS源代码和脚本可
在GitHub上获得 。
OpenSTA是静态时间分析引擎。 它使开发人员有机会甚至在实际组装之前就检查芯片的性能。 OpenSTA中的代码示例如下所示。
@@ -6,7 +6,7 @@ read_liberty -corner ff example1_fast.lib read_verilog example1.v link_design top set_timing_derate -early 0.9 set_timing_derate -early 1.1 set_timing_derate -late 1.1 create_clock -name clk -period 10 {clk1 clk2 clk3} set_input_delay -clock clk 0 {in1 in2} # report all corners
该实用程序支持Verilog代码的网表描述，Liberty格式的库，SDC文件等。
优缺点
来自IBM和IEEE的专家
指出 ，云计算和机器学习长期以来一直用于芯片制造。 他们认为，DARPA项目可以成为实现此想法的成功范例，
并将引发行业变革。
还可以预期，OpenROAD的开放性将允许围绕工具形成强大的社区，并吸引新的创业公司。
图片-Pexels -CC BY已经有参与者-基于密歇根大学开发芯片的实验室
将是第一个测试OpenROAD开放工具的实验室。 但是，仍不知道新解决方案是否能够对最终产品的成本产生显着影响。
总的来说，预计在DARPA的领导下开发的工具将对处理器行业产生积极的影响，并且越来越多的新项目将开始出现在这一领域。 例如
gEDA工具-它使您可以设计具有无限数量组件的芯片。 gEDA包含用于编辑和建模芯片和跟踪板的实用程序。 该解决方案是为UNIX平台开发的，但是其许多组件也可以在Windows下运行。 有关与它们一起使用的指导，可以
在项目网站上的文档中找到。
免费分发的工具为独立组织和初创企业提供了更多机会。 随着时间的流逝，用于开发EDA工具和创建芯片的新OpenROAD方法可能会成为行业标准。
我们在公司博客中写的内容：