尽管每个新一代产品都在不断改进和逐步发展，但是很长一段时间以来，处理器行业都没有发生根本性的变化。 向前迈出的一大步是从真空到晶体管的过渡，以及从单个组件到集成电路的过渡。 但是，在它们之后，并没有发生相同幅度的严重范式转换。
是的，晶体管变得更小，芯片速度更快，性能已经提高了数百倍，但是我们开始看到停滞不前...
这是有关CPU开发的系列文章的第四篇也是最后一部分，该文章讨论了处理器的设计和制造。 从高层次开始，我们学习了如何将计算机代码编译为汇编语言，然后编译为CPU解释的二进制指令。 我们讨论了如何设计处理器体系结构以及如何处理指令。 然后，我们研究了构成处理器的各种结构。
在这个话题上，我们看到了如何创建这些结构以及数十亿个晶体管如何在处理器内部协同工作。 我们检查了由原料硅物理制造处理器的过程。 我们了解了半导体的特性以及芯片内部的外观。 如果您错过了任何主题，请参阅以下系列文章列表：
第1部分：计算机体系结构基础知识 （指令集体系结构，缓存，管道，超线程）
第2部分：CPU设计过程 （电路，晶体管，逻辑元件，同步）
第3部分：芯片的布局和物理制造 （VLSI和硅制造）
第4部分：计算机体系结构中的当前趋势和重要的未来方向 （加速器之海，三维集成，FPGA，近存储器计算）
让我们继续第四部分。 开发公司没有与公众分享他们的研究成果或现代技术的细节，因此我们很难清楚地想象计算机CPU内部的确切内容。 但是，我们可以看一下现代研究并找出行业发展的方向。
摩尔定律是处理器行业的著名图像之一。 它说芯片中的晶体管数量每18个月翻一番。 长期以来，这种经验法则是公平的，但增长开始放缓。 晶体管变得如此之小，以至于我们开始接近物理上可达到的尺寸极限。 如果没有革命性的新技术，将来我们将不得不探索提高生产率的其他可能性。
摩尔定律已有120年了。 如果您了解到后7个点与Nvidia GPU（而不是通用处理器）有关，则此图将变得更加有趣。 史蒂夫·贾维森插图该分析得出一个结论：为了提高生产率，公司开始增加核心数量而不是频率。 因此，我们正在观察八核处理器是如何被广泛使用的，而不是频率为10 GHz的双核处理器。 除了增加新的内核之外，我们只是没有太多的增长空间。
另一方面，
量子计算领域为未来的增长提供了广阔的空间。 我不是专家，并且由于她的技术仍在开发中，因此在这一领域仍然很少有真正的“专家”。 为了消除神话，我将说量子计算将无法在逼真的渲染或类似的渲染中每秒为您提供1000帧。 到目前为止，量子计算机的主要优点是它们允许使用以前无法实现的更复杂的算法。
IBM量子计算机的原型之一在传统计算机中，晶体管处于导通或截止状态，对应于0或1。在量子计算机中，可能发生
叠加 ，即状态0和1可以同时存在一点。借助这一新功能，科学家可以开发出新的计算方法来计算他们将能够解决我们仍然没有足够的计算能力的问题。 关键不在于量子计算机更快，而是它们是一种新的计算模型，它将使我们能够解决其他类型的问题。
大规模引入该技术还需要一到二十年，所以我们今天在实际处理器中开始看到什么趋势？ 数十项积极的研究正在进行中，但我只谈一些我认为将产生最大影响的领域。
异构计算的影响正在增长。 该技术包括将许多不同的计算元素合并到一个系统中。 我们大多数人都将这种方法用作计算机中单独的GPU。 中央处理器非常灵活，可以以相当好的速度执行各种计算任务。 另一方面，GPU是专为图形计算而设计的，例如矩阵乘法。 它们可以很好地解决这一问题，并且在这类指令中比CPU快几个数量级。 将部分图形计算从CPU转移到GPU，我们可以加快计算速度。 任何程序员都可以通过更改算法来优化软件，但是优化设备要困难得多。
但是GPU并不是加速器变得越来越流行的唯一领域。 大多数智能手机具有数十种旨在加速特定任务的硬件加速器。 这种计算方式被称为
加速器之
海 ，例如加密处理器，图像处理器，机器学习加速器，视频编码器/解码器，生物识别处理器等等。
负载变得越来越专业，因此设计人员在其芯片中包含了更多的加速器。 AWS等云服务提供商已开始为开发人员提供FPGA卡，以加速其云计算。 与具有固定内部架构的传统计算元素（如CPU和GPU）不同，FPGA是灵活的。 这几乎是可编程设备，可以根据公司需求进行定制。
如果有人需要图像识别，那么他可以在硬件中实现这些算法。 如果有人想模拟新硬件架构的工作，那么在制造之前可以在FPGA上进行测试。 FPGA提供的性能和能效比GPU高，但仍低于ASIC（专用集成电路-专用集成电路）。 其他公司，例如Google和Nvidia，正在开发单独的机器学习ASIC，以加快图像识别和分析速度。
流行的移动处理器的水晶快照显示了它们的结构。查看与现代处理器相关的晶体图像，您可以看到内核本身实际上并没有占据CPU的大部分区域。 各种加速器占据了更大的份额。 这使得加速非常专业的计算成为可能，并且大大降低了功耗。
以前，当有必要添加到视频处理系统时，开发人员必须在其中安装新的芯片。 但是，就能量消耗而言，效率非常低。 每次信号需要通过物理导体离开芯片到达另一个芯片时，每位都需要大量能量。 焦耳本身的一小部分似乎并不是一个特别大的浪费，但是在芯片内部而非外部传输数据的效率可以提高3-4个数量级。 由于将此类加速器与CPU集成在一起，最近我们发现具有超低功耗的芯片数量有所增加。
但是，加速器并不理想。 我们将它们添加到电路中的次数越多，芯片的灵活性就越差，我们开始牺牲总体性能，转而使用特殊类型的计算的峰值性能。 在某个时候，整个芯片只是变成了一组加速器而不再是有用的CPU。 始终非常仔细地调整专用计算性能和总体性能之间的平衡。 通用设备与专用负载之间的这种差异称为
专用间隙 。
虽然有人认为。 由于我们正处在GPU /机器学习泡沫的顶峰，因此我们很可能希望越来越多的计算将转移到专用加速器中。 云计算和AI不断发展，因此GPU看起来是达到所需的体积计算水平的最佳解决方案。
设计人员正在寻找提高生产率的另一个领域是内存。 传统上，读写值一直是处理器中最严重的瓶颈之一。 快速大容量的缓存可以为我们提供帮助，但是从RAM或SSD读取数据可能需要数万个时钟周期。 因此，工程师通常认为内存访问比计算本身更昂贵。 如果处理器要添加两个数字，则首先需要计算存储数字的存储地址，找出该数据在存储层次的哪个级别，将数据读入寄存器，执行计算，计算接收器地址并将值写到正确的位置。 对于可能需要一到两个周期的简单指令，这是非常低效的。
正在积极探索的一种新想法是称为
近内存计算的技术。 研究人员没有从内存中检索小数据并使用快速处理器对其进行计算，而是颠倒了工作。 他们尝试直接在RAM或SSD存储器控制器中创建小型处理器。 由于计算越来越接近内存，因此可以节省大量的能源和时间，因为不再需要如此频繁地传输数据。 计算模块可以直接访问所需的数据，因为它们直接位于内存中。 这个想法仍处于起步阶段，但结果似乎很有希望。
近存储器计算要克服的障碍之一是制造过程的局限性。 如
第三部分所述，硅的生产过程非常复杂，涉及数十个阶段。 这些过程通常专门用于快速逻辑元件或密集存储元件的制造。 如果您尝试使用针对计算优化的制造工艺来创建存储芯片，那么您将获得具有极低元素密度的芯片。 如果我们尝试使用驱动器制造过程来创建处理器，则会获得非常低的性能和较大的时序。
3D集成示例显示了晶体管层之间的垂直连接。解决此问题的一种潜在方法是
3D集成 。 传统处理器具有非常宽的一层晶体管，但这有其局限性。 顾名思义，三维集成是在彼此顶部排列几层晶体管以增加密度并减少延迟的过程。 然后可以将以不同制造工艺生产的立柱用于层间连接。 这个想法是很久以前提出的，但是由于实施过程中的严重困难，业界对此失去了兴趣。 最近，我们目睹了3D NAND存储技术的出现以及这一研究领域的复兴。
除了物理和架构上的变化之外，另一趋势将极大地影响整个半导体行业-更加重视安全性。 直到最近，处理器安全才被考虑到最后一刻。 这类似于我们今天积极使用的Internet，电子邮件和许多其他系统的开发几乎不考虑安全性。 当事件发生时，所有现有的保护措施都被“制定”，以便我们感到安全。 在处理器领域，这种策略已经损害了公司，尤其是英特尔。
Bugs Spectre和Meltdown可能是最著名的示例，说明设计师如何添加可显着加速处理器的功能，但并未完全意识到与此相关的安全风险。 在现代处理器的开发中，作为体系结构的关键部分，人们更加重视安全性。 提高安全性后，性能通常会受到损害，但是考虑到严重的安全错误可能造成的损害，可以肯定地说，最好将安全性放在与性能相同的程度上。
在本系列的前几部分中，我们介绍了诸如高级综合之类的技术，该技术可使设计人员首先以高级语言描述结构，然后允许复杂的算法确定该功能的最佳硬件配置。 随着每一代，设计周期变得越来越昂贵，因此工程师正在寻找加速开发的方法。 可以预见，将来带有软件的硬件设计趋势只会加剧。
当然，我们无法预测未来，但是本文中我们所考虑的创新思想和研究领域可以作为未来处理器设计中预期的指导原则。 我们可以自信地说，我们即将对制造过程进行常规改进。 为了继续提高每一代的生产率，工程师将不得不发明更加复杂的解决方案。
我们希望我们的四篇文章系列激发了您对研究处理器的设计，验证和生产的兴趣。 关于此主题的材料很多，如果我们试图揭示所有这些材料，那么每篇文章都可以发展成为一门完整的大学课程。 我希望您学到了一些新知识，现在您可以更好地了解每个级别的计算机的复杂程度。