芯片封装在电子制造中起着至关重要的作用，尽管并不那么引人注目。 包装是处理器与母板之间的物理接口，是电信号和电源的传输链路。 对处理器的要求越高，封装问题就越困难。
在本文中，我们将简要讨论本月实际提供的最新包装技术，并显示
幻灯片小演示视频。
因此，包装不仅是处理器制造过程中的最后一步，而且是创新的目标之一。 先进的封装技术使您可以组合使用各种技术创建的异构计算元素，而性能却保持在单芯片系统的水平，并且其尺寸要大得多。 这些技术极大地改变了整个系统架构，从而提高了其性能和效率。
这些是英特尔在7月于旧金山举行的
SEMICON West会议上向全世界介绍的包装创新。
共同EMIB。 英特尔EMIB和Foveros技术使用高密度互连来提供高吞吐量和低功耗。 这样，可以实现高I / O密度。
关于EMIB和Foveros的破坏者嵌入式多管芯互连桥 （EMIB）技术使您可以将由不同工艺流程制成的模块组合到一个产品中。 在使用EMIB的情况下，SoC结构不涉及使用基板（中介层）。 使用SoC模块时，它会连接硅桥，这使您仅在必要时才可以创建高密度晶体化合物。
英特尔Foveros是业界首个体积逻辑阵列技术。 与具有无源底板的类似技术相比，它提供了更大的灵活性。 单箱系统可以分为多个块，这些块位于基础芯片顶部的第二层中，在该第二层上形成输入输出块，SRAM和电源电路。
Co-EMIB允许将两个或更多Foveros元件互连，并具有单芯片系统的性能。 与竞争技术不同，Co-EMIB不需要额外的键合芯片。
ODI（全向互连）在包装元件之间的通信中提供了更大的灵活性。 主芯片可以与使用EMIB时相同的方式与其他小芯片交互。 如Foveros中一样，也可以通过硅过渡层（硅通孔（TSV））与下面的基础晶体垂直发生相互作用。 ODI使用大型垂直跳线将能量从基底传递到上层晶体。 较大的TSV具有较小的电阻，从而提供更可靠的电源和较小的延迟。 另外，这种方法减少了所需的TSV数量，从而为有源元件腾出了空间并节省了封装空间。
晶体之间的接口
MDIO（Multi-Die I / O）基于高级接口总线（AIB）。 通过该技术，您可以结合模块化的知识产权芯片组来实施模块化的系统设计方法。 MDIO提供了更好的能源效率，并且每个引脚的速度和带宽密度提高了一倍。 下表将MDIO与先前的技术和台积电的竞争对手进行了比较。
这些技术可以一起使用。 我们将在下一代英特尔SoC中看到它们。