空间微处理器的简要历史，第二部分

这是有关太空应用微处理器历史的文章的第二部分。 第一部分在这里 。 在其中，以美国和欧洲的微电路为例，我们研究了从抗辐射芯片的发展历史到第一个单晶处理器，直到千分之二，那时空间开发的设计标准接近100 nm。

确保辐射抗性的下一个重要步骤是过渡到100 nm以下，几乎所有下一代技术都带来了新问题：材料变化，拓扑要求变化，静态功率增加（无辐射泄漏，在一剂剂量下泄漏甚至变得更糟） ，单一效果变成多种效果的重要性不断提高。 这些任务需要开发新的方法，而且令人惊讶的是，部分方法要回到旧方法上，因为在1-0.18μm的标准下，某些被证明是出色的东西在更高的标准下却行不通。 例如，在这种技术中，为了提高产量，禁止制造抗辐射芯片的设计者所钟爱的环形晶体管。 我将以俄罗斯为例，讲述设计师如何应对新挑战-同时，我将同胞的成就与外国同事的成就进行比较，并展示可预见的未来。

现代性-俄罗斯的例子

我之所以选择俄罗斯来说明当前阶段，不是因为俄罗斯的发展在全球范围内脱颖而出，而是因为写一些较旧的东西是没有道理的。 苏联有很多很酷的微电路，但是有关两用产品的所有信息都被保密了，现在您只能找到“在切尔诺贝利事故后，戈尔巴乔夫亲自去找机器人的开发人员处理碎石并带回VM6辐射微处理器”形式的自行车。 （实际上，描述中包含的关键字“在各种机械，气候和其他因素中保持可操作性”不是“ xxxxxBM6”，而是1806BM2）。 几乎没有什么东西：在1839系列中，根据为满足工业需求而创建的开发人员的可用采访显示，有一个芯片N1839VZh2-一种投票元件。 在传统的计算机中，多数元素并不需要任何东西，但是如果您稍作搜索，就会发现1839系列是GLONASS-M卫星的机载计算机。 遗憾的是，如此大量的数据不允许写入任何内容。 此外，在辐射型微处理器出现之时，苏联已经坚定地走上了模仿西方发展的道路，因此，仍不应期待特殊的创新。

微电子学的九十年代以苏维埃遗产中最后一批果汁的生存和榨取为标志。 有条件的转变发生在2003年，结果是多事的：在NIISI RAS，它自己的工厂以500 nm的设计标准成立了，Multicor系列的第一批处理器进入了Angstrem系列，Digital Solutions公司成立了。在此之前，Milandre的分销商开设了设计中心。 然后是2008-2015年联邦目标计划“电子元件基础和无线电电子学的发展”，该目标计划并未实现既定目标（到2015年达到45 nm，销售额为3000亿卢布等），但仍设法严重帮助了俄罗斯微电子。 目前，在俄罗斯大约有150-200个设计中心参与集成电路的开发，从诸如Micron之类的巨头到从事利基业务的5至6人的团队。 这些团队中的绝大多数以某种方式与政府命令合作，并创建了两用产品。 此外，2003年至2014年这十年间，不仅是因为俄罗斯新型微电路的开发，而且还试图弥合与外国制造商之间已经灾难性的差距。 要说服系统制造商开始其应用，是比创建新的微电路更困难的任务。 在用完苏联积压的工作之后，大多数系统技术人员都将精力转移到了进口的组件上，这些组件制造得更好，文档更完善，更可靠，更易于访问-总的来说，确实没有其他理由。 下一步-向后兼容性和现有积压的重用的恶性循环，由于紧缩的国内事态发展仍然继续处于过度状态。 公平地讲，原则上车载无线电设备制造商中有公司，并且一直与国内电子组件开发商合作，但是总的来说，行业情况看起来像这样：

俄罗斯最大航天器制造商ISS的负责人尼古拉·特斯托伊多夫（Nikolay Testoedov）的采访中引用了雷谢特涅夫的话：

-布拉戈维斯特军事通信卫星是否有大量外国零件？
-那里的比例也不是很好，因为直到2014年，在没有风险或限制的情况下 ，我们购买了大量的国外零件。 为国防部制造卫星的时间更为重要。

似乎我对“风险”一词的定义不了解。 但是一旦在军用车辆中就可以使用进口的组件，我们就可以假设微电路中的“书签”不存在，或者由于过载而在启动过程中掉落。

2014年发生了巨大变化，当时由于制裁，出人意料地无法获得优质的两用进口微芯片。 在这里看来，这是一个团结一致并着手进行国内发展的好时机，但俄罗斯微电子再次跌入了仿制或进口替代的滑轨。 但是，我对歌词太着迷了，所以让我们甚至在研究100 nm以下的设计标准之前就添加它，根据十年的发展和五年的进口替代的结果来简要了解俄罗斯太空微处理器和微控制器的状况。

动物园

在美国，事实上存在着权力垄断，而在欧洲-SPARC，在俄罗斯，所有建筑上都盛开着鲜花。

• ARM ：Milander制造了三种基于Cortex-M0和Cortex-M4F内核的抗辐射微控制器模型，另一种Cortex-M0是Angstrem和Digital Solutions联盟，另外三种Cortex-M4F是NIIIS。
• MIPS ： “兼容MIPS”的 RISCore32内核控制着Elvis SPC开发的四个异构抗辐射多板处理器； NIIISI，NIIIS和NIIMA“ Progress”正在开发“类MIPS” KOMDIV内核。
• SPARC ：俄罗斯LEON4（1906MB016）开发的主要承包商-Voronezh NIIET。 有趣的是，莫斯科SPARC技术中心（ICST）与它无关。 显然，沃罗涅日在设计抗辐射芯片方面的经验更为重要。
• AMCS-96 ：通常，MCS-96是16位体系结构，但是NIIET令人沮丧的Voronezh天才对其进行了32位扩展，并在其上组装了辐射微控制器。
• PowerPC （几乎在那儿）：有一个来自STC“模块”的芯片，该芯片没有声明的电阻，但专为“车载设备”而设计。 显然是航空电子设备。

此外，还有几种8位和16位微控制器，有一些DSP / VLIW选择（它们自己和别人的“类似物”），然后几乎是任何东西：存储器，BMC，FPGA，FPAA，ADC，DAC，微波，分立设备。 几乎每种口味都有一些适用于太空的微电路-但事实是，我们不需要一些，而是有竞争性的，有据可查的和得到良好支持的微电路，而根据第二点和第三点，俄罗斯制造商传统上拥有一切（而且，已经存在）不好。


图11.关于家用微处理器多样性问题的另一种评论：这就是“进口替代”处理器模块通常的外观。 我们挥舞着“我们有家用处理器”的标志，然后以正常模式继续。 原则上，同一张照片可以用作说明需要进口多少东西的比例的示意图。



图12.体积和SOI MOS晶体管中泄漏电流发生的比较。 泄漏是由全剂量辐射引起的参数失效的主要原因。 该图清楚地表明，SOI不能解决所有的抗辐射问题，但是由于每个晶体管都完全隔离，因此根本没有晶闸管效应，这使得开发人员的生活更加轻松，对此，许多人都非常喜欢SOI。

由于绝对不可能在俄罗斯没有提及每个人的辐射（而且他们不会在每个角落都提供有关发展的信息），因此，我将简短地谈论一下三家不时处理太空微电路的公司，而是系统地当然，他们从事微处理器和微控制器。 这些公司是猫王，米兰德和NIISI。 我很高兴详细介绍NIIET的发展，但是关于保护NIIET免受辐射的方法，事实证明，要找到比通用词语更具体的东西，例如“在微控制器中实施的特殊结构和电路解决方案，以确保其在累积剂量水平下稳定运行不小于250 Crad和线性能量损失（TZZ）高达60 MeV∙cm2 / mg”。 他们的LEON是个例外，但是所有其他LEON-FT都一样-三重触发和内存中的抗噪编码。

JSC SPC“猫王”

Elvis公司自2000年代初以来就一直在开发Multicor平台，该平台将控制RISC内核和DSP集成在一个芯片上。 他们与MEPhI的电子部一起在大约同一时间开始确保辐射抗性的系统性工作，首先使用了国外技术。 在美光自己的180 nm技术出现之后，猫王通过开发辐射性的逻辑门库和一组用于在芯片上创建系统的IP块，成为了第一批外部客户之一。 在Multibort 平台的大多数微电路（抗辐射版本的Multicore）的描述中，题词“微电路是在俄罗斯联邦境内设计和制造的。”一组芯片旨在根据SpaceWire和SpaceFibre标准构建车载数据网络，包括处理器，DSP，存储器，PLL和开关。

从一开始，猫王就一直积极参与创建和开发SpaceWire航天器上数据传输的欧洲标准（美国人使用他们自己的标准-RapidIO），参加了国际工作组的会议，并成为实施更快的SpaceFiber标准的主要推动者。


图13. 1892VM206处理器的框图。 RISC内核的工作频率为120 MHz，DSP内核为140 MHz，四个SpaceWire端口每个为300 Mbit / s，两个SpaceFibre端口为1.25 Gbit / s，然后有许多琐碎的细节。

在所有电路中我们自己的抗欢乐库上的执行被声明为获得抗辐射性的主要方法。 在官方网站的说明中，有关某些建筑技术的细节很少，而且搜索出版物并没有使图片更清晰，因为猫王的出版物很少，而且主要针对其他主题。 对于所有处理器，都声明了整个存储器的汉明编码，并且在其中一个芯片中，寄存器文件和时钟树有三重保留。 以健康的怀疑态度指称这些信息的完整性，让我们假设Multiborts中的体系结构防御比LEON-FT中的体系防御稍差。

JSC PKK“米兰德”

另一家致力于防雨微电路的制造商是Milander。 他们的大多数抗喜悦芯片都是为车载遥测系统设计的-它们是来自传感器，模拟和数字开关，ADC，存储器的信号处理芯片，当然，我们感兴趣的主题是三个微控制器。 更确切地说，不是三个而是两个半，因为1986BE8T和1986BE81T都具有ARM Cortex-M4F内核，相同的外设集并且仅在程序存储器类型上有所不同-第一种情况是ROM，第二种情况是SRAM。 假设实际上需要SRAM变量来调试ROM变量。 1923014配备了更适度的ARM Cortex-M0内核，并且是用于组织多通道传感器系统的芯片组的一部分，该芯片不是通常意义上的微控制器，而是针对特定应用进行了改进的专用控制器。

在1986BE8T和1986BE81T的规范（它们有一个共同的规范）中，您可以找到“用于处理故障事件，故障和错误的控制器”的说明，其中包括阻止单个故障的功能，与上面使用ERC32处理器的功能类似。对不同类型的存储器中的纠错编码（SECDED Hamming码）的操作的详细说明。 我找不到有关触发器或时钟树的三重保留等任何公开信息，因此让我们假设从体系结构故障容忍度19868的角度出发，它位于ERC32和LEON-FT之间。


图14.绝缘袋中带有高压LDMOS晶体管的SOI BCD的横截面

大多数防辐射Milander芯片的技术基础是库和德国工厂XFAB专有的180 nm BCD SOI处理技术IP集。 与传统的SOI不同，该技术具有较厚的硅仪器层（大约为微米），并且在大多数情况下的行为类似于常规的批量技术。 潜在氧化物的存在使人们能够组织元素之间的电介质隔离，从而确保没有晶闸管效应，而且其深层的事实使您不必担心硅和隐藏的电介质界面处的泄漏，从而降低了传统SOI技术的剂量电阻。


图15.两个OR元素的比较。

该图显示了使用不同的增加抗辐射能力的方法制成的，来自Milander库的两个相同的逻辑元素（双输入OR）。 在左侧，您可以看到环形N沟道晶体管完全抵消了晶体管的泄漏。 但是，由于传统线性晶体管（有时稍有变化）足以应付中等剂量的辐射，因此这种根本措施通常是多余的，并且由于其应用，可以在较小的面积和功耗下获得足够的电阻-如图中清楚所示。

Milander选择的技术的重要特征是晶体管和其他元件可以在高达200 V的高压下工作。在单个芯片上集成数字逻辑和功率器件，您可以创建高效的DC / DC转换器，关键驱动器和集成了微控制器的微控制器。司机和许多其他需求。 目前，这些机会没有得到利用，但是当它们开始时，Milander将获得比其他开发商更大的竞争优势，因为在俄罗斯没有这种技术的直接类似产品。 在3.3 V电压下为180 nm或在1-3微米设计标准下为高电压。 NIIIS在过去的几年中发表了有关高压LDMOS（甚至它们的喜悦）主题的作品，但是到目前为止，这些只是科学出版物，没有谈论批量生产。 早在春天，就有消息称，在Bryansk“ Silicon-L”上掌握了500 nm“用于二次电源微电路”的设计标准，但没有给出细节。


图16.使用180 nm BCD SOI技术开发Milander的抗辐射发展路线图。是的，您正确地在右下角看到了“ FPGA”一词，他们已经有了并且可以使用。

俄罗斯科学院联邦国立科学研究所系统研究中心

NIISI系统地探索计算，包括用于太空应用的辐射微处理器。与学术机构相适应的系统研究意味着在出版物数量上要有KPI，因此，监视机构的进展要比商业公司容易得多。我们对“ COMDIV”系列的“空间”部分（也有一个“高性能”部分）感兴趣。

KOMDIV的体系结构是MIPS32的创新版本，九十年代初获得了NIIIS的许可。最初，该研究所与外国工厂合作，并在其自己的产品出现后，开始在两个方面开展工作，将大部分防欢乐生产线搬回了家。 NIIIS工厂位于莫斯科的库尔恰托夫研究所。它于2003年启动，是一个小规模的试生产，位于非常适中的密封集群中。实际上，Betelin，Valiev和Velikhov院士的努力实现了当今最流行的Minimal Fab概念，该概念通常只比日本人早十五年才使用（第一个是1983年由V.A. Labunov在明斯克发明的）。最初，工厂使用500 nm的设计标准，后来掌握了350和250 nm的标准，以及绝缘体上的硅技术，这些技术成为NIIIS防辐射线的基础。

1890VM1T处理器的两个主要优点（体积500 nm技术，50 MHz）-有效并且是家用的。但是俄罗斯的微电路是如此之严，以至于对于低轨道（即用于新型“数字”联盟号-TMA和Progress-M航天器的机载计算机）而言，这已经足够了，尽管完全没有任何特殊的辐射防护措施。为了正常运行，1890BM1T需要一个配套芯片来处理外部接口（类似于在三个芯片上制作ERC32的方式）。对于更严重的情况，使用SOI技术开发了类似物（5890、1900和1907系列）以摆脱晶闸管效应。同时，在1907系列芯片中，接口控制器已经与处理器本身在同一芯片上。

就像我在上面说的那样，研究NIISI产品的优点之一是出版物很多。例如，让我们以2011年和2013年发表在IEEE Transactions on Nuclear Science上的两篇文章为例。第一个是MS Gorbunov等人，“ SOI CMOS微处理器的SEE灵敏度分析：通过不同测试方法获得的结果的相关性”。它描述了一个时钟频率为33 MHz的500 nm SOI处理器。在已声明的提高容错能力的体系结构措施中，只有高速缓存奇偶校验，其中错误导致与高速缓存未命中相同的中断。另外，采用了一种特殊的晶体管拓扑结构，该拓扑结构抑制了寄生双极效应，从而增加了故障阈值（同时出于不相关的原因，增加了对整个辐射剂量的抵抗力）。比较容易但是如果主要目标是容错，那么这正是您所需要的。然后，当解决了故障问题时，您可以开始考虑故障容忍度。

第二篇文章是PN Osipenko等人，“用于太空应用的容错SOI微处理器”。在这里，我们已经看到350 nm（而不是500 nm）和50-66 MHz（而不是33）（50 MHz时的性能为8.9 MFLOPS）。这仍然不是150 MHz，就像美国RAD750大约在同一时间飞入太空一样，但是进步是显而易见的。更有趣的是芯片的详细内部结构。整个内核增加了三倍-不是像LEON-FT那样触发，而是所有组合逻辑。当然，这将面积和功耗增加了三倍（在66 MHz时为1.8 W），但不仅有助于存储元件的故障，而且还可以防止组合元件的故障。它们要比内存中的小得多，因为它们必须在时间上与时钟信号的前端重合以便影响某些事物（并且当故障没有通过逻辑时也有掩蔽效应，但这是特别的），但是，如果您已经开始正确执行所有操作，则需要摆脱它们。


图17. K32TMR处理器的框图。

内核分为几个中等大小的组件，在这些组件的接口上进行投票（记录结果）。如有必要，“可靠性块”会引起中断，纠正需要外部干预的错误（例如，将操作数重新加载到ALU中）。这些模块本身是在较大的晶体管上制成的，以提高其抗噪能力（包括单个粒子引起的干扰）。由于在已经三倍的逻辑中触发触发器绝对是不必要的冗余，因此它们一次仅花费一个，但包含类似于DICE存储单元的内部冗余。它被用作所有寄存器文件和处理器缓存的基础。使用汉明代码通过字节进一步保护Regfile，通过奇偶校验来保护高速缓存。此外，相邻的缓存位在物理上是隔开的，为了最大程度地减少在一个字节中出现两个错误的可能性，并在后台不断读取未使用的缓存，以防止错误累积。

如您所见，该处理器一次包含所有最佳处理器-从库元素到体系结构的各个级别。这种方法使您可以获得真正出色的结果-故障的饱和横截面比以前的横截面低一个数量级。降低了一个数量级，但是由于芯片的巨大复杂性。您不由自主地问自己一个问题-是否真的有必要做所有如此刻板的事情？对于许多任务，尤其是那些与人们的生活或对速度要求不严格的计算（例如登月）无关的任务，您可以并且应该使用更简单的解决方案，这些解决方案可以使您更快，更节能地使用该芯片。对于设计标准为0.25μm，功耗为5 W的未经训练的1907BM01A4芯片，声明了CPU 89 MIPS（在100 MHz下）和FPU 20 MFLOPS，对于趋势为1907BM044在66 MHz和9 W下的趋势，声明分别为49 MIPS和14 MFLOPS。结果，从总体上看在官方站点的图表和说明中，NIISI继续开发木马内核和常规内核。


图18. NIIIS的官方网站上的微电路开发图（我的）。在红色椭圆形中-具有三核的芯片。根据SOI技术所做的一切都是抗辐射的。

从图中可以看出，NIISI首先改进了技术，然后按照SOI的建议以最佳的可用标准进行了如下开发。对我们来说，表格中最有趣的部分是左上角，它有望开发基于65 nm技术的三重辐射微处理器。当然，Internet上没有有关此处理器的具体信息，但是出版物再次为我们提供了帮助，使我们能够研究65 nm辐射电阻的研究-有关该主题的第一篇文章可以追溯到2012年。

现在终于低于100

图19.以65 nm测试晶体为例的多次存储故障。

该图显示了将一种不同类型的带电粒子（几乎记录了所有稀有气体）放入使用65 nm技术制成的存储阵列中的结果。左侧是普通内存，右侧是经过特殊设计的辐射内存。一击十小故障！不是两个，不是三个-十个。这种效果是由于以下事实引起的：微电路的元件尺寸不断减小，但是当带电粒子进入时从中收集过量电荷的区域的尺寸保持不变（约2-2.5微米）-因为该尺寸取决于电荷在晶体上的扩散。现在，该技术已经达到了这样的程度：存储单元已经变得足够小，以至于任何撞击都能一次覆盖多个单元。从受影响区域的特定形式（正好是两列）可以明显看出这种扩散的事实，并且没有左右扩散。另外，请注意最右边的列-这些是质子的故障，这些故障构成了大部分太阳辐射。这就是为什么您不应该在地球的辐射带后面运行现代商业芯片的原因（“离子蒙版”，我正在看着您以及您现在飞往火星的航班）。在图的右侧-数据在相似的内存中，但是radostoykoy。如您所见，解决了多个故障（同时发生其他所有问题）的很大一部分问题-仅这种存储单元的面积比平时大几倍。而且，我什至不会开始讨论如何组装一个65 nm DICE单元，使所有晶体管间隔开，同时将其中的两个或四个单元混合以节省空间，并且不会纠缠于最终的多层金属化面。但是，在NIIIS出版物中也有这样的作品。弥补了大部分的太阳辐射。这就是为什么您不应该在地球的辐射带后面运行现代商业芯片的原因（“离子蒙版”，我正在看着您以及您现在飞往火星的航班）。在图的右侧-数据在相似的内存中，但是radostoykoy。如您所见，解决了多个故障（同时发生其他所有问题）的很大一部分问题-仅这种存储单元的面积比平时大几倍。而且，我什至不会开始讲述如何组装一个65 nm DICE单元，将所有晶体管隔开一定的距离，同时将其中的两个或四个单元混合以节省空间，而不会纠缠于最终的多层金属化面。但是，在NIIIS出版物中也有这样的作品。弥补了大部分的太阳辐射。这就是为什么您不应该在地球的辐射带后面运行现代商业芯片的原因（“离子蒙版”，我正在看着您以及您现在飞往火星的航班）。在图的右侧-数据在相似的内存中，但是radostoykoy。如您所见，解决了多个故障（同时发生其他所有问题）的很大一部分问题-仅这种存储单元的面积比平时大几倍。而且，我什至不会开始如何组装一个65 nm DICE单元，使所有晶体管都间隔开，同时将其中的两个或四个单元混合以节省空间，而不会纠缠于最终的多层金属化面。但是，在NIIIS出版物中也有这样的作品。您不应该只在其上运行用于地球辐射带的现代商业芯片（Ilon Mask，我正在看着您以及您现在飞往火星的航班）。在图的右侧-数据在相似的内存中，但是radostoykoy。如您所见，解决了多个故障（同时发生其他所有问题）的很大一部分问题-仅这种存储单元的面积比平时大几倍。而且，我什至不会开始讨论如何组装一个65 nm DICE单元，使所有晶体管间隔开，同时将其中的两个或四个单元混合以节省空间，并且不会纠缠于最终的多层金属化面。但是，在NIIIS出版物中也有这样的作品。您不应该只在其上运行用于地球辐射带的现代商业芯片（Ilon Mask，我正在看着您以及您现在飞往火星的航班）。在图的右侧-数据在相似的内存中，但是radostoykoy。如您所见，解决了多个故障（同时发生其他所有问题）的很大一部分问题-仅这种存储单元的面积比平时大几倍。而且，我什至不会开始讨论如何组装一个65 nm DICE单元，使所有晶体管间隔开，同时将其中的两个或四个单元混合以节省空间，并且不会纠缠于最终的多层金属化面。但是，在NIIIS出版物中也有这样的作品。在图的右侧-数据在相似的内存中，但是radostoykoy。如您所见，解决了多个故障（同时发生其他所有问题）的很大一部分问题-仅这种存储单元的面积比平时大几倍。而且，我什至不会开始讲述如何组装一个65 nm DICE单元，将所有晶体管隔开一定的距离，同时将其中的两个或四个单元混合以节省空间，而不会纠缠于最终的多层金属化面。但是，在NIIIS出版物中也有这样的作品。在图的右侧-数据在相似的内存中，但是radostoykoy。如您所见，解决了多个故障（同时发生其他所有问题）的很大一部分问题-仅这种存储单元的面积比平时大几倍。而且，我什至不会开始讨论如何组装一个65 nm DICE单元，使所有晶体管间隔开，同时将其中的两个或四个单元混合以节省空间，并且不会纠缠于最终的多层金属化面。但是，在NIIIS出版物中也有这样的作品。如何组装一个65 nm DICE单元，使所有晶体管间隔开，同时混合两个或四个这些单元以节省空间，而不会纠缠于最终的多层金属化面条中。但是，在NIIIS出版物中也有这样的作品。如何组装一个65 nm DICE单元，使所有晶体管间隔开，同时混合两个或四个这些单元以节省空间，而不会纠缠于最终的多层金属化面条中。但是，在NIIIS出版物中也有这样的作品。


图20.比较传统的6T存储器单元（右上方）和DARE65库（比利时IMEC）的防雨版本的拓扑。明亮的蓝色-门，棕色-活性硅。

使用三重触发器，这也很有趣-这样，两个存储元素就不会偏离同一粒子，它们必须被相同的2-2.5微米隔开。在180或350 nm时，这并不困难，但是根据65 nm标准，三重触发的面积竟然是普通触发器的十二倍（而且大部分面积是空的）。结果，从消耗，面积和CAD设计的简单性的角度来看，在完全间隔开的完全标准的元素上执行的直通方案比使用现成的三重触发器和其他具有内部冗余的基本元素更有利可图。


图21.具有自投票权的三重模块冗余和双模块冗余。 摘自J.Teufel的文章，“用于自动投票的双模块冗余电路
单一事件瞬态缓解”，IEEE核科学学报，2008年（Sandia Labs仍在我们身边，或者更确切地说，仍在他们身边）

图中的图表可以追溯到2008年，表明我们的宣誓朋友在比RAD750少的公共产品中还使用了许多有趣的东西（而Sandia Labs的主要活动领域是美国军事核计划）。 特别地，在上面提到的文章和许多其他最近的出版物中，详细讨论了如何在芯片的不同部分中一起使用三重和双模块冗余的问题。 顺便说一下，如果表决元素具有足够大的延迟，则在双冗余方案中，它将过滤逻辑中的单个故障，结果将与三重冗余一样稳定。

现在，让我们看看65 nm技术的库元素是什么样的。 我再次引用NIISI-Yu.B.的工作。 Rogatkin等人，“使用65 nm CMOS技术开发抗辐射元件库”，NIISI RAS会议录，2018年。 由于对容错的关注几乎已完全转移到其他开发阶段-体系结构和拓扑的自动综合，考虑到元素位置的限制-元素库开发人员的主要任务再次成为保护免受总吸收剂量和晶闸管效应的影响。


图22.使用65 nm技术制成的逻辑单元。

图中最左边的元素是常规库逆变器。

第二个要素是其辐射形式，配备有防止晶闸管效应的保护环。 重要的是，环仅在一侧与金属接触，并且我们必须牢记硅层的电阻，该电阻可能足够大以影响该解决方案的有效性。

第三是相同的逆变器，其中保护环的侧面被切掉以节省空间。

第四个是相同的，但与保护环的外部接触，以便很好地控制其阻力，而不必关心它们如何组装成块。
第五-包括两个逆变器和一个2INE元件的块，其中显示了保护环的关闭部分。

至于辐射的全部剂量，在100 nm以下的标准下，与旧技术相比，一切都变得更加简单和易于理解。 它们中的泄漏电流已经没有任何辐射，所有的东西都放在它们上，因此，仅需对其进行进一步校正，就可以对其进行进一步的校正。 该级别的典型技术通常提供三种类型的晶体管-阈值电压低（快速，但泄漏量大），阈值电压中等和阈值电压高（缓慢，但泄漏量小），用户可以根据需要将它们组合在一起。 标准库通常也有三种版本，并且在设计抗辐射库时，必须在速度和泄漏之间做出折衷，考虑到晶体管是串联还是并联的。


图23.逻辑元素2I-NOT和2OR-NOT的方案。

在元素2中（或非），n沟道晶体管并联连接，这会使泄漏增加一倍，这意味着在此位置使用具有更高阈值电压的晶体管是有意义的。 在2I-NOT中，它们串联连接，在那里您可以保留晶体管的通常阈值。 而且这种推理（最好由测量数据支持）需要应用于库中的所有数百个元素，然后考虑如何处理存储元素，以减少混淆，并通过现代触发器中常用的模拟键泄漏，他们并没有破坏一切，依此类推。

到目前为止，NIIIS拥有一个成熟的平台，可按65 nm设计标准进行开发，包括库，IP模块，存储器编译器，高速接口等。 将该平台授权给其他俄罗斯公司也很重要，这有助于加快克服与美国人之间的差距，并实际上赶上欧洲人的步伐。 如果工厂不是台积电，而是自己的工厂（如在美洲和欧洲），但这是另一个在我们眼前展现的故事。 2014年以后，米克朗的美光工艺技术在2014年后冻结为“合格和精通生产”的状态，并且已有相当一段时间没有消息了。 但是在过去的几个月中，已经有足够的消息关于在俄罗斯以28 nm标准生产的长期计划。 这些计划何时实施以及是否会成为一个大问题。

总结这一部分，我们注意到随着设计标准的降低，开发人员面临的任务又如何改变。 深亚微米技术可抵抗全部剂量的辐射，足以满足大多数应用的需要，并允许您在芯片开发阶段就可控硅效应和单/多次故障提供保护，而无需修改原始工艺技术。 这有助于降低生产成本并加速新技术的开发。 取得进展的主要障碍是经济方面：随着新一代技术的发展，测试芯片和“战斗”芯片的开发和全面研究变得越来越昂贵，太空芯片的微薄流通也无法使我们适当地补偿这些成本。 因此，开发人员寻求最大限度地利用所使用的每种技术的功能，并尽可能长时间地使用它，仅在绝对必要时才继续使用它，并创建开发平台并允许您创建各种微电路。 今天的俄罗斯开发商在很大程度上落后于西方同行，而造成这种滞后的原因不是科学或工程学原因，而是组织和经济因素。

强迫对其他所有人进行简短分析

日本

日本航天局JAXA适度参与国际活动，其大部分太空研究工作由日本人自行进行。 飞行任务的雄心勃勃和令人惊叹的故事给人留下深刻的印象，它们成功地克服了轨道上出现的困难。 如果马特·戴蒙（Mat Damon）可以扮演太空探测器的角色，那么我们已经可以在票房上看到有关Hayabusa的电影了（顺便说一下，日本人已经拍摄了三张），还有关于Akatsuki的电影。 与其他所有事物一样，日本的太空微处理器也拥有自己的，自己的体系结构，甚至其生产的设计标准也与世界其他地区不同（例如300和200 nm）。 我很乐于对此进行详细介绍，但是信息很少，而且几乎没有日语以外的信息，因此我将不得不局限于此。


图24.有关日本抗辐射处理器的典型信息来源。

JAXA仪器的主要供应商是日立，NEC和MHI（三菱重工）。 在八十年代，日本工业界对TRON项目充满热情，该项目提供了端到端网络基础设施设计。 直到现在，日本人仍在工业界和太空中使用TRON实时操作系统，但是TRON微处理器的体系结构很快就被放弃了（尽管在上面制造了防辐射芯片，并且很可能飞了），而采用了MIPS64（在NEC的情况下）和另一个日本的32位SuperH架构（H为日立；其SH2版本可在日系汽车中找到，SH4版本可在Sega Dreamcast，日立和瑞萨汽车产品中找到）。


图25.日本太空微处理器。 HR5000-MIPS64，SOI-SOC-SH4。


图26. SOI-SOC2应用示意图。

SOI-SOC中的“ SOI”当然是指“绝缘体上的硅”。 SOI-SOC3的技术水平为200 nm，正在发展的下一代将更少。 JAXA的一句话也很重要，但也很重要：“由于地面上的大气中子，消费/工业处理器中存在一个软错误的大问题。 SOI-SOC MPU将作为高可靠性部件交付给这些处理器的用户。” 大气中子问题主要与航空有关，但这是另一回事。 日本人就这些了，去邻居那里去。

中国

与仅靠海上的中国人相比，中国的太空计划是发展最快的，也是最封闭的日本处理器信息之一。 很难说什么具体的东西，除了中国人开始逐层复制所有内容，并且在2014年他们在俄罗斯受到制裁的位置很多。 但是，最近，中国航天和中国微电子领域都投入了大量资金，而最新的设备则采用了由中科院Loongson开发的MIPS兼容处理器（与其他产品相似吗？）。 龙芯平民公司制造PC，平板电脑，甚至是超级计算机。 中美贸易战爆发后，这一进程大大加快。

以色列

以色列航天局成立于1981年，1988年从以色列发射了它自己的第一颗卫星。现在，以色列正在（独立地和从外国太空港）研制和发射数个民用科学和军事车辆系列。 我找不到有关其填充物的信息，但我敢建议至少由以色列主要航空承包商之一开发的第一批侦察车使用1750A建筑芯片飞行。 在现代土木工程中，以色列公司与欧洲同行进行了很多合作，因此假设使用LEON是合乎逻辑的。 可以确认的是，贝雷希特私人卫星去年在GR712上飞行，GR712是在以色列开发和制造的LEON版本。

印度的

在印度，没有微电路的生产，只有当地科学院的一家实验工厂（这没有提醒吗？）具有180 nm标准。 印第安人对这种欢乐进行了一些研究，但没有听到重要的消息。 根据来自各种来源的零碎信息，他们使用/正在使用ERC32和LEON处理器选件作为其卫星，宏伟的火星任务“ Mangalyan”完全由Mil-Std-1750A体系结构处理器（同样是欧洲）控制。

的巴西

巴西微电子几乎就像是巴西的太空计划：您对此一无所知，但是它确实存在。 特别是，巴西人是精通使用软件方法（例如，多次执行部分命令并检查结果）和FPGA容错能力纠正普通硬件上的单个故障的专家。 专门的大学团体积极参加国际科学会议，并与欧美同事共同开展项目。

好像就这些了。 其他国家并没有独立开发基于它们的太空微处理器或系统，而是购买了侧面组装的关键部件，模块或卫星，例如巴基斯坦，巴基斯坦正在与中国紧密合作发展自己的卫星产业。 好吧，很明显，伊朗和北朝鲜的设备只有他们的创造者才能知道，只有幸运的是，一些情报服务才知道。 我们不是智力，所以让我们继续下一部分。

不久的将来-一起的一个例子

最新的太空微处理器的技术水平在美国为45纳米（RAD5500），在欧洲为65纳米（GR740），对于俄罗斯为65纳米（它们承诺今年将发布某些产品）。 同时，在前两种情况下，我们可以观察到一代人的变化-在美国，下一代空间处理器（HPSC）并非由当前BAE Systems垄断PowerPC架构，而是由波音（Boeing）于ARM（根据SOI技术的32 nm设计标准）制成。与下一个SPARC LEON的发布同时，正在开发采用ARM架构且设计标准为28 nm的DAHLIA多核处理器（也称为SOI）。 同时，欧洲航天局出于其通常的愿望，即不依赖其他人的许可证，开始开发新的RISC-V体系结构，该体系结构在商业领域迅速发展，并正在发展成为软件生态系统。 Antmicro和Thales合作已经在2018年展示了TMR修饰的RISC-V芯片的第一批原型。 尽管LEON广受欢迎（正如他们所说的那样），但对于SPARC而言，长期以来一直存在有关软件支持的问题，竞争对手也急于利用这一优势。 竞争对手尤其着急使用ARM，因为实际上免费访问大量的工业和商业应用软件是与航天器开发人员交谈中非常重要的王牌，与希望与旧项目向后兼容的需求相比，其重要性正在迅速增长。

除了微处理器和DSP（速度是最优先考虑的）之外，对微控制器的需求也很大。 大多数语音架构上都有这样的芯片-欧洲GR716（SPARC / LEON），美国RAD EMC（PowerPC），不同制造商（Vorago，Microchip，Milander，Angstrom）的ARM，德州仪器（TI）的MSP430的防雨版本，MCS- NIIET的96和MCS-51等。 通常，微控制器的保护要比其“大”同类产品更为简单，重点是没有故障（晶闸管效应），并且对所购内核的校正最小（或者不使用三重触发和特殊元件库进行校正和合成）。 回到处理器，让我们看看目前存在或宣布哪些亚100 nm开发平台。


图27.用于抗辐射集成电路的低于100 nm的开发平台。

对于欧洲和俄罗斯的开发人员来说，如今已经达到65 nm了，而美国人通常从150 nm立即跃升至45 nm。 在未来十年中，最有可能这些技术将成为主要技术，并且该图中已显示的更微妙的标准将从开发的早期阶段过渡到后期阶段。 但是，图中显示的只是大型的公共合作；实际上，没有任何东西（时间和金钱除外）不会干扰在没有太多噪音的情况下在其他技术工艺上开发抗辐射芯片。 例如，GlobalFoundries提供了针对不同口味和预算的一系列技术，用于制造航空航天芯片。 在他们的工厂生产最新的RAD5545，还将在他们的工厂生产HPSC。 这并不奇怪，因为GloFo工厂自从属于IBM以来就已通过Trusted Foundry认证。 而且所有宣布的流程都不可能没有美国客户。


图28.用于航空航天业的GlobalFoundries产品。

在GlobalFoundries，尽管不是美国，但在德累斯顿，却不是德国人，他们计划生产未来的耐辐射IMEC芯片（意味着整个欧洲减去STM）和Milander。


图29.基于22 nm技术的耐辐射芯片开发的Milandra路线图。 如您所见，有很多计划，包括大型FPGA和用于软件定义无线电（SDR）的快速ADC。 第一个测试芯片已经生产出来，因此我们期待着好消息。

什么是FDSOI？ FD完全耗尽，完全耗尽； 栅极氧化物和潜伏氧化物之间的薄有源硅层被完全耗尽，晶体管的整个沟道都占据了它。 这使您可以完全消除漏极和源极的杂散电容，并消除沿硅深度的爬电距离（这对于类似的批量技术而言是典型的），并可以减少静态功耗。 此外，代替体积技术中使用的几种类型的晶体管，在FDSOI中，您可以向隐藏的氧化物局部提供负电压或正电压，从而改变晶体管的阈值（以及速度和功耗）-取决于芯片是否处于工作状态。活动或处于睡眠模式。 总之，这使得FDSOI在物联网方面极具吸引力。 对于低功率空间电路，SOI技术的优势可自动减轻开发人员因晶闸管效应而导致灾难性故障的头痛。


图30.环绕和FDSOI晶体管的剖视图。

FDSOI在抗辐射性方面的主要缺点是沿通道和潜在氧化物边界的附加泄漏路径。 隐藏在氧化物中的电荷起着施加到隐藏氧化物上的正电压的作用，必须控制辐射效应，而不是通过下栅极控制晶体管的行为。 为了做到这一点，必须施加较大的负电压-这将增强电荷在潜在氧化物中的积累过程，并使剂量电阻变差。 通常，会形成一个恶性循环，而摆脱恶性循环的途径可能并不容易。 确实，有很多人想找他，所以您可以储备爆米花。 第一个爆米花将很快派上用场-欧洲项目DAHLIA即将完成。


图31. DAHLIA的框图。 28 nm FDSOI，四个ARM-Cortex R52内核（在600 MHz时承诺4000 DMIPS）通过先进的电源，板载内存，最常用的接口以及甚至用于50万个LUT的集成FPGA进行了锐化，以用于实时应用。涵盖未来许多年所有用户的需求。

同时，体积技术不会放弃。从长远来看，它可以为开发人员提供“额外的”泄漏路径，并降低设计标准。此外，在FinFET晶体管中，栅极开始越来越密地覆盖沟道，并且绝缘氧化物远离强电场，这也应积极影响对整个辐射剂量的抵抗力。IMEC已经开始开发抗辐射的16nm库，商业行业继续采用新技术。


图32.不同代的MOS晶体管。

从长远来看，三星的GAA（全能门）有望抵抗全部剂量的辐射，从而完全消除了开发人员面临的问题-他们从源极到漏极，经过主通道和主百叶窗以及栅极绝缘体根本没有任何侧向路径如此微妙，即使在非常大的剂量下，阈值电压的变化也可以忽略不计。但是，当然，肯定会有一些新的困难-不仅是单个故障，而且例如，基于氮化镓的HEMT晶体管的设计人员已经全面展开了偏置效应。在由复杂半导体制成的设备中，量子和纳米级效应并不新鲜，而硅开发人员很快就会需要有关它们的知识，因此在接下来的很多年中，确保微芯片对空间的抗辐射能力将是足够的。但是也有强子对撞机，原子能和热核能。进步是无情的，他不会停止-但是我将停止这种积极的态度。感谢您阅读到最后，希望它很有趣。